JPS6113245B2 - - Google Patents
Info
- Publication number
- JPS6113245B2 JPS6113245B2 JP52127420A JP12742077A JPS6113245B2 JP S6113245 B2 JPS6113245 B2 JP S6113245B2 JP 52127420 A JP52127420 A JP 52127420A JP 12742077 A JP12742077 A JP 12742077A JP S6113245 B2 JPS6113245 B2 JP S6113245B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- value
- output
- integral
- manual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Feedback Control In General (AREA)
- Control By Computers (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はデイジタル演算形のプロセス制御装置
に関するものである。更に詳しくは、本発明は、
比例・積分演算をプロセツサを用いて位置形で行
なうものであつて、リセツトワインドアツプを効
果的に防止できるようにしたプロセス制御装置に
関する。
に関するものである。更に詳しくは、本発明は、
比例・積分演算をプロセツサを用いて位置形で行
なうものであつて、リセツトワインドアツプを効
果的に防止できるようにしたプロセス制御装置に
関する。
（従来の技術）
デイジタル演算形のプロセス制御装置は計算機
やマイクロ・プロセツサ（以下単にプロセツサと
いう）の演算機能を利用して構成される。プロセ
ツサはPID（比例、積分、微分）演算等を行つて
制御出力を決定するのであるが、従来、プロセツ
サにおける演算アルゴリズムは、手動−自動バン
プレス切換えの容易さやリセツト・ワインドアツ
プ防止対策およびプロセツサ故障対策の容易さな
どのために、速度形演算が採用されることが多か
つた。しかし速度形演算は演算出力が操作端の変
化分を与える方式であつて、Ｉ動作を基本にして
いるので、Ｐ動作のみまたはPD動作を行うのに
適さない。またPID動作の場合でも、制御出力の
飽和点附近では、Ｐ，Ｄ動作に基づく出力引き戻
し現象が必ず生じるので不都合である。
やマイクロ・プロセツサ（以下単にプロセツサと
いう）の演算機能を利用して構成される。プロセ
ツサはPID（比例、積分、微分）演算等を行つて
制御出力を決定するのであるが、従来、プロセツ
サにおける演算アルゴリズムは、手動−自動バン
プレス切換えの容易さやリセツト・ワインドアツ
プ防止対策およびプロセツサ故障対策の容易さな
どのために、速度形演算が採用されることが多か
つた。しかし速度形演算は演算出力が操作端の変
化分を与える方式であつて、Ｉ動作を基本にして
いるので、Ｐ動作のみまたはPD動作を行うのに
適さない。またPID動作の場合でも、制御出力の
飽和点附近では、Ｐ，Ｄ動作に基づく出力引き戻
し現象が必ず生じるので不都合である。
Ｐ動作およびPD動作に適し、かつ出力引き戻
し現象を生じないものとしてはアナログ制御で常
用されている位置形演算のプロセス制御装置が考
えられる。
し現象を生じないものとしてはアナログ制御で常
用されている位置形演算のプロセス制御装置が考
えられる。
（発明が解決しようとする問題点）
しかしながら、デイジタルのプロセツサにより
位置形演算を行う場合には、位置形演算の出力が
操作端の位置（弁開度）を与え、比例動作を基本
にしてそれに積分、微分動作を加算する演算方式
であることから、手動−自動バンプレス切換えや
リセツト・ワインドアツプ防止対策等を同時に解
決しなければならないという問題点がある。
位置形演算を行う場合には、位置形演算の出力が
操作端の位置（弁開度）を与え、比例動作を基本
にしてそれに積分、微分動作を加算する演算方式
であることから、手動−自動バンプレス切換えや
リセツト・ワインドアツプ防止対策等を同時に解
決しなければならないという問題点がある。
ここにおいて、本発明の目的は、これらの問題
点を簡単な構成で解決し、位置形演算であつて、
リセツト・ワインドアツプ防止が行えるデイジタ
ル演算形のプロセス制御装置を提供することにあ
る。
点を簡単な構成で解決し、位置形演算であつて、
リセツト・ワインドアツプ防止が行えるデイジタ
ル演算形のプロセス制御装置を提供することにあ
る。
（問題点を解決するための手段）
本発明は、位置形演算により少なくとも比例、
積分演算をプロセツサによつて行うようにし、過
大偏差の長期継続時には積分演算項の値を積分の
時定数による遅れをもつて再設定するようにした
点に特徴がある。
積分演算をプロセツサによつて行うようにし、過
大偏差の長期継続時には積分演算項の値を積分の
時定数による遅れをもつて再設定するようにした
点に特徴がある。
（実施例）
以下図面により本発明を説明する。第１図は本
発明実施例の概念的構成図である。第１図におい
て、１はプロセツサ（例えばマイクロ・プロセツ
サ）、２１〜２６はその入力側に設けられたアナ
ログ比較器、３は出力側に設けられたデイジタ
ル・アナログ変換器（DA変換器）、４は半導体ス
イツチ、５は増幅器、６はその入力端に設けられ
たホールド・コンデンサ、７は手動操作スイツ
チ、８は手動−自動切換スイツチである。
発明実施例の概念的構成図である。第１図におい
て、１はプロセツサ（例えばマイクロ・プロセツ
サ）、２１〜２６はその入力側に設けられたアナ
ログ比較器、３は出力側に設けられたデイジタ
ル・アナログ変換器（DA変換器）、４は半導体ス
イツチ、５は増幅器、６はその入力端に設けられ
たホールド・コンデンサ、７は手動操作スイツ
チ、８は手動−自動切換スイツチである。
アナログ比較器２１，２２，２３，２４，２
５，２６の一方の入力端子にはそれぞれ増幅器５
の出力、プロセス変数の測定値Mn、設定値SP、
比例ゲインKp、積分時間ＴI、および微分時間Ｔ
Dがアナログ電圧として与えられ、他方の入力端
子にはDA変換器３の出力電圧が共通に与えられ
る。これらはアナログ入力信号をデイジタル信号
に変換してプロセツサ１に取り込むための仕掛け
を構成する。すなわち、プロセツサ１はデイジタ
ル出力信号をMSBから順番に「１」にして、逐
一これをDA変換器３でアナログ電圧に変換し、
この電圧をアナログ比較器２１〜２６においてそ
れぞれの入力電圧と比較させ、所望の１つのアナ
ログ比較器の比較出力に応じて逐次デイジタル信
号の各ビツトの論理値を確定してゆく。確定した
デイジタル信号の値は所望のアナログ比較器の入
力電圧に等しい。アナログ比較器２１〜２６は１
つの入力信号の取り込みが終るたびに順番に切換
えられ、各入力信号は順次デイジタル信号に変換
されてプロセツサ１に取り込まれる。このような
構成はアナログ・デイジタル変換器が不要となる
利点を持つ。
５，２６の一方の入力端子にはそれぞれ増幅器５
の出力、プロセス変数の測定値Mn、設定値SP、
比例ゲインKp、積分時間ＴI、および微分時間Ｔ
Dがアナログ電圧として与えられ、他方の入力端
子にはDA変換器３の出力電圧が共通に与えられ
る。これらはアナログ入力信号をデイジタル信号
に変換してプロセツサ１に取り込むための仕掛け
を構成する。すなわち、プロセツサ１はデイジタ
ル出力信号をMSBから順番に「１」にして、逐
一これをDA変換器３でアナログ電圧に変換し、
この電圧をアナログ比較器２１〜２６においてそ
れぞれの入力電圧と比較させ、所望の１つのアナ
ログ比較器の比較出力に応じて逐次デイジタル信
号の各ビツトの論理値を確定してゆく。確定した
デイジタル信号の値は所望のアナログ比較器の入
力電圧に等しい。アナログ比較器２１〜２６は１
つの入力信号の取り込みが終るたびに順番に切換
えられ、各入力信号は順次デイジタル信号に変換
されてプロセツサ１に取り込まれる。このような
構成はアナログ・デイジタル変換器が不要となる
利点を持つ。
プロセツサ１は取り込んだ入力信号に基づいて
位置形の制御出力を演算し、この制御出力をDA
変換器３でアナログ電圧に変換し、半導体スイツ
チ４を通じてホールド・コンデンサ６に充電す
る。コンデンサ６の電圧は増幅器５で増幅され、
制御対象に与えられる。増幅器５の入力インピー
ダンスは充分高く定められ、ホールド・コンデン
サ６の電荷の減衰は問題にならないようになつて
いる。
位置形の制御出力を演算し、この制御出力をDA
変換器３でアナログ電圧に変換し、半導体スイツ
チ４を通じてホールド・コンデンサ６に充電す
る。コンデンサ６の電圧は増幅器５で増幅され、
制御対象に与えられる。増幅器５の入力インピー
ダンスは充分高く定められ、ホールド・コンデン
サ６の電荷の減衰は問題にならないようになつて
いる。
入力信号の取り込みおよび制御出力の演算は一
定のサンプリング周期で繰返し行われる。サンプ
リング周期は例えば0.1sec程度に定められる。
定のサンプリング周期で繰返し行われる。サンプ
リング周期は例えば0.1sec程度に定められる。
ホールド・コンデンサ６の電圧は手動制御時に
オペレータが任意に増減できるようになつてい
る。すなわち、手動操作スイツチ７を＋側または
−側に投入すると、直流定電流源（図略）からの
電流がホールド・コンデンサ６に流入または流出
してホールド・コンデンサ６の電圧を変える。し
たがつてこれによつて制御対象を手動制御するこ
とができる。手動制御に切換えたとき、ホール
ド・コンデンサ６にはプロセツサ１の制御出力の
最新値が保持され、そこを出発点にして手動制御
が始められるので、自動制御から手動制御への切
換えはバンプレスに行える。また、手動制御状態
であつて、手動操作スイツチ７を操作していない
時（非操作時）、比較器２１を介して読み込んだ
手動操作出力をデイジタル・ホールドする動作を
し、手動出力にドリフトが生じないようにしてい
る。
オペレータが任意に増減できるようになつてい
る。すなわち、手動操作スイツチ７を＋側または
−側に投入すると、直流定電流源（図略）からの
電流がホールド・コンデンサ６に流入または流出
してホールド・コンデンサ６の電圧を変える。し
たがつてこれによつて制御対象を手動制御するこ
とができる。手動制御に切換えたとき、ホール
ド・コンデンサ６にはプロセツサ１の制御出力の
最新値が保持され、そこを出発点にして手動制御
が始められるので、自動制御から手動制御への切
換えはバンプレスに行える。また、手動制御状態
であつて、手動操作スイツチ７を操作していない
時（非操作時）、比較器２１を介して読み込んだ
手動操作出力をデイジタル・ホールドする動作を
し、手動出力にドリフトが生じないようにしてい
る。
され、このように構成された装置において、プ
ロセツサ１における制御出力の演算は次式によつ
て行われる（PI動作の場合）。
ロセツサ１における制御出力の演算は次式によつ
て行われる（PI動作の場合）。
Yn＝Kp｛ｅo＋Δｔ／ＴＩΣｅo｝ (1)
ここで、Yn…制御出力
ｅo……偏差
Δｔ……サンプリング周期
Kp……比例ゲイン
ＴI……積分時間
すなわち、プロセツサ１は位置形のPI制御出力
を生じる。(1)式において、積分項をＢとすると、
次式を得る。
を生じる。(1)式において、積分項をＢとすると、
次式を得る。
Yn＝Kpeo＋Ｂ (2)
(2)式において、手動−自動切換え時、比例ゲイ
ン切換え時、およびリセツト・ワインドアツプ防
止時にはＢの値が適宜調節される。Ｂの値の調節
に当つては、実際は積分項の値が調節される。こ
のような演算はプロセツサ１のプログラムによつ
て行われるのであるが、説明の便宜上概念図で示
せば第２図のようになる。
ン切換え時、およびリセツト・ワインドアツプ防
止時にはＢの値が適宜調節される。Ｂの値の調節
に当つては、実際は積分項の値が調節される。こ
のような演算はプロセツサ１のプログラムによつ
て行われるのであるが、説明の便宜上概念図で示
せば第２図のようになる。
手動−自動切換え時のＢの調節は次のように行
われる。手動制御から自動制御に切換えられたと
き、プロセツサ１はその直前に読み込んだ手動制
御出力（増幅器５の出力）ＹMと比例ゲインKpお
よび偏差ｅoを用い、次式によりＢの値を決定す
る。
われる。手動制御から自動制御に切換えられたと
き、プロセツサ１はその直前に読み込んだ手動制
御出力（増幅器５の出力）ＹMと比例ゲインKpお
よび偏差ｅoを用い、次式によりＢの値を決定す
る。
Ｂ＝ＹM−Kpeo (3)
そして自動切換後の最初の制御出力ＹAの積分
項Ｂとして(3)式の値を設定するようにすれば、 ＹA＝Kpeo＋Ｂ ＝Kpeo＋ＹM−Kpeo ＝ＹM (4) となり、手動−自動切換えの前後において制御出
力の変動が生じない。すなわち手動制御から自動
制御への切換えがバンプレスに行える。なお自動
制御から手動制御への切換えは前述のようにコン
デンサ６を利用してバンプレスに行える。したが
つて手動−自動切換えが双方向バンプレスに行え
る。
項Ｂとして(3)式の値を設定するようにすれば、 ＹA＝Kpeo＋Ｂ ＝Kpeo＋ＹM−Kpeo ＝ＹM (4) となり、手動−自動切換えの前後において制御出
力の変動が生じない。すなわち手動制御から自動
制御への切換えがバンプレスに行える。なお自動
制御から手動制御への切換えは前述のようにコン
デンサ６を利用してバンプレスに行える。したが
つて手動−自動切換えが双方向バンプレスに行え
る。
次に、本発明で特徴としているリセツト・ワイ
ンドアツプ防止時のＢの調節は次のように行われ
る。大きな偏差が長時間続いて積分項の値が一方
向に変化し続けると、比例・積分出力はPIリミツ
タの限度値に達する。そうするとプロセツサ１は
比例ゲインKpおよび偏差ｅoと、そのとき達した
PIリミツタの限度値Ｌ（ＨLまたはＬL）を用い
て、次式によりＢの値を定め、これを積分時定数
による遅れをもつて、再設定する。
ンドアツプ防止時のＢの調節は次のように行われ
る。大きな偏差が長時間続いて積分項の値が一方
向に変化し続けると、比例・積分出力はPIリミツ
タの限度値に達する。そうするとプロセツサ１は
比例ゲインKpおよび偏差ｅoと、そのとき達した
PIリミツタの限度値Ｌ（ＨLまたはＬL）を用い
て、次式によりＢの値を定め、これを積分時定数
による遅れをもつて、再設定する。
Ｂ＝Ｌ−Kpeo (5)
そうすると制御出力は、
Ｙo＝Kpeo＋Ｂ
＝Kpeo＋Ｌ＋Kpeo
＝Ｌ (6)
となり、PIリミツタの限度値Ｌに一致するように
制限される。比例・積分出力が限度値Ｌにかかつ
ている間はサンプリング毎にこのような動作が繰
返えされる。偏差ｅoがさらに大きくなると(5)式
により積分項Ｂはますます小さくなる。これは、
PIリミツタにかからない通常の場合の積分動作と
は逆方向に比例帯を動かすことにより、リセツ
ト・ワインドアツプを防止することができる。ｅ
oが過大になつたときＢ＝０％で制御すると、
Kpeo＞100％のとき出力ｙ＝Ｌ，Kpeo＝100％か
ら比例動作を再開し、Kpeo＜100％で比例項が生
かされる。またバツチコントロールのとき、プリ
ロード値Ｆを導入して、上記のｅo過大時にＢ＝
Ｆで制限するようにして比例動作の開始点を適切
に移動させ、最適な応答を得るようにすることが
できる。
制限される。比例・積分出力が限度値Ｌにかかつ
ている間はサンプリング毎にこのような動作が繰
返えされる。偏差ｅoがさらに大きくなると(5)式
により積分項Ｂはますます小さくなる。これは、
PIリミツタにかからない通常の場合の積分動作と
は逆方向に比例帯を動かすことにより、リセツ
ト・ワインドアツプを防止することができる。ｅ
oが過大になつたときＢ＝０％で制御すると、
Kpeo＞100％のとき出力ｙ＝Ｌ，Kpeo＝100％か
ら比例動作を再開し、Kpeo＜100％で比例項が生
かされる。またバツチコントロールのとき、プリ
ロード値Ｆを導入して、上記のｅo過大時にＢ＝
Ｆで制限するようにして比例動作の開始点を適切
に移動させ、最適な応答を得るようにすることが
できる。
本発明は、上記のように、リミツタ時に積分項
をＢ＝Ｌ−Kpeoに積分時定数を利用して逆方向
に積分して比例帯を移動させるもので、その具体
的方法を第２図に示す。すなわちPIリミツタにか
かるとハのように偏差信号ｅoを極性反転して積
分する。そして安定すればロのように停止する。
このように積分時定数を用いて逆方向積分する
と、ノイズに強い利点を持つリセツト・ワインド
アツプ防止が可能になる。
をＢ＝Ｌ−Kpeoに積分時定数を利用して逆方向
に積分して比例帯を移動させるもので、その具体
的方法を第２図に示す。すなわちPIリミツタにか
かるとハのように偏差信号ｅoを極性反転して積
分する。そして安定すればロのように停止する。
このように積分時定数を用いて逆方向積分する
と、ノイズに強い利点を持つリセツト・ワインド
アツプ防止が可能になる。
以上の説明においてはアナログ・デイジタル変
換器を節約した形式のプロセツサの例を挙げた
が、プロセツサは第３図のようにアナログ・デイ
ジタル変換器とデイジタル・アナログ変換を用い
る一般構成のものでもよい。また単ループ調節計
の例を挙げたが、本発明は複数ループを制御する
装置にも適用できる。
換器を節約した形式のプロセツサの例を挙げた
が、プロセツサは第３図のようにアナログ・デイ
ジタル変換器とデイジタル・アナログ変換を用い
る一般構成のものでもよい。また単ループ調節計
の例を挙げたが、本発明は複数ループを制御する
装置にも適用できる。
第４図は、本発明に係る装置の動作を更に詳し
く説明するためのフローチヤートである。
く説明するためのフローチヤートである。
まず、電源投入後、ステツプ１においてプログ
ラムを制御する各フラツグ類の初期化を行なう。
ステツプ２ではサンプリングの周期の検出を行な
い、ステツプ３で、測定値Mn、設定値SP、出力
値ＹA、又はＹM、PI(D)定数の読み込み、これらの
値をＤ／Ａ変換し、その結果を内部メモリに格納
する。ステツプ４において、自動か手動か判断
し、自動制御状態であれば、ステツプ５に、手動
制御状態であればステツプ６に分岐する。自動制
御状態である場合、ステツプ５において、自動調
節演算の初回か否か調べる。電源投入後あるいは
手動から自動へ切換えた直後では初回であり、こ
の場合、ステツプ７に分岐する。ステツプ７で
は、積分項ＢをＹM−Kp・ｅoで演算し、この演
算結果を内部メモリの積分レジスタに格納し、次
のサンプリング周期を持つ。ステツプ５におい
て、初回でない場合、ステツプ８に移り、ここで
PI演算を行なう。ここでのPI演算は、ステツプ７
で設定された積分項Ｂをその初期値（Bn−１）
として所定のPI(D)演算がなされる。この演算結果
は、ステツプ９において、所定のリミツト値Ｌと
比較され、Ｌより小さい場合、ステツプ１０にお
いて、出力される。また、ステツプ９において、
Ｌより大きい場合、ステツプ１１に分岐し、ここ
で積分項Ｂ＝Ｌ−Kp・ｅoを演算するとともに、
積分項の値をこの演算結果で与えられるように、
積分時定数による遅れをもつて再設定し、ステツ
プ１２においてこの再設定された積分項に基ずい
てＹA＝Kp・ｅo＋Ｂoを演算し、ステツプ１０に
おいてこの演算結果を出力する。
ラムを制御する各フラツグ類の初期化を行なう。
ステツプ２ではサンプリングの周期の検出を行な
い、ステツプ３で、測定値Mn、設定値SP、出力
値ＹA、又はＹM、PI(D)定数の読み込み、これらの
値をＤ／Ａ変換し、その結果を内部メモリに格納
する。ステツプ４において、自動か手動か判断
し、自動制御状態であれば、ステツプ５に、手動
制御状態であればステツプ６に分岐する。自動制
御状態である場合、ステツプ５において、自動調
節演算の初回か否か調べる。電源投入後あるいは
手動から自動へ切換えた直後では初回であり、こ
の場合、ステツプ７に分岐する。ステツプ７で
は、積分項ＢをＹM−Kp・ｅoで演算し、この演
算結果を内部メモリの積分レジスタに格納し、次
のサンプリング周期を持つ。ステツプ５におい
て、初回でない場合、ステツプ８に移り、ここで
PI演算を行なう。ここでのPI演算は、ステツプ７
で設定された積分項Ｂをその初期値（Bn−１）
として所定のPI(D)演算がなされる。この演算結果
は、ステツプ９において、所定のリミツト値Ｌと
比較され、Ｌより小さい場合、ステツプ１０にお
いて、出力される。また、ステツプ９において、
Ｌより大きい場合、ステツプ１１に分岐し、ここ
で積分項Ｂ＝Ｌ−Kp・ｅoを演算するとともに、
積分項の値をこの演算結果で与えられるように、
積分時定数による遅れをもつて再設定し、ステツ
プ１２においてこの再設定された積分項に基ずい
てＹA＝Kp・ｅo＋Ｂoを演算し、ステツプ１０に
おいてこの演算結果を出力する。
一方、ステツプ４において、手動制御状態と判
断されると、ステツプ６に分岐し、ここで手動操
作状態か否か調べ、操作中であれば、ステツプ２
に戻り、手動接作中でなければ、ステツプ６１に
おいて、内部メモリに既に格納されている手動出
力値ＹMを出力ホールド値として再度メモリに格
納するデイジタルホールド動作をなし、ステツプ
１０において、このデイジタルホールド値ＹMを
出力する。
断されると、ステツプ６に分岐し、ここで手動操
作状態か否か調べ、操作中であれば、ステツプ２
に戻り、手動接作中でなければ、ステツプ６１に
おいて、内部メモリに既に格納されている手動出
力値ＹMを出力ホールド値として再度メモリに格
納するデイジタルホールド動作をなし、ステツプ
１０において、このデイジタルホールド値ＹMを
出力する。
以上の動作から明らかなように、手動制御状態
から自動制御状態への切換時には、ステツプ４，
５，７の動作によつてバンプレス切換えが実現で
き、また、リセツト・ワインドアツプの防止は、
ステツプ９，１１，１２の動作によつて実現され
る。また、手動制御状態であつても非操作状態に
おける手動出力のドリフト防止は、ステツプ６，
６１においてなされる。
から自動制御状態への切換時には、ステツプ４，
５，７の動作によつてバンプレス切換えが実現で
き、また、リセツト・ワインドアツプの防止は、
ステツプ９，１１，１２の動作によつて実現され
る。また、手動制御状態であつても非操作状態に
おける手動出力のドリフト防止は、ステツプ６，
６１においてなされる。
（発明の効果）
以上説明したように、本発明は、プロセツサを
用いて引戻し現象が原理上生じない位置形演算に
より少なくともPI動作を行うようにし、過大偏差
の長期継続時には積分演算項の値を積分の時定数
による遅れをもつて再設定するようにした。した
がつて本発明によれば、位置形演算の利点を生か
し、かつリセツト・ワインドアツプ防止がノイズ
等に影響されないで効果的に行えるデイジタル演
算形の構成簡単なプロセス制御装置が得られる。
用いて引戻し現象が原理上生じない位置形演算に
より少なくともPI動作を行うようにし、過大偏差
の長期継続時には積分演算項の値を積分の時定数
による遅れをもつて再設定するようにした。した
がつて本発明によれば、位置形演算の利点を生か
し、かつリセツト・ワインドアツプ防止がノイズ
等に影響されないで効果的に行えるデイジタル演
算形の構成簡単なプロセス制御装置が得られる。
第１図は本発明実施例の概念的構成図、第２図
は演算の概念図、第３図は本発明の他の実施例の
概念的構成図、第４図は本発明に係る装置の動作
を説明するためのフローチヤートである。 １……プロセツサ、２１〜２６……アナログ比
較器、３……デイジタル・アナログ変換器、４…
…半導体スイツチ、５……増幅器、６……コンデ
ンサ、７……手動操作スイツチ、８……Ａ／Ｍ切
換スイツチ。
は演算の概念図、第３図は本発明の他の実施例の
概念的構成図、第４図は本発明に係る装置の動作
を説明するためのフローチヤートである。 １……プロセツサ、２１〜２６……アナログ比
較器、３……デイジタル・アナログ変換器、４…
…半導体スイツチ、５……増幅器、６……コンデ
ンサ、７……手動操作スイツチ、８……Ａ／Ｍ切
換スイツチ。
Claims (1)
- 【特許請求の範囲】 １ プロセツサ、このプロセツサからのデイジタ
ル信号ををアナログ信号に変換するDA変換器、
このDA変換器の出力信号を前記プロセツサから
の信号によつてサンブルホールドするアナログ信
号保持手段、少なくとも測定値と設定値と比例ゲ
インKpを前記プロセツサに読み込ませるための
信号読み込み手段を具備し、 前記プロセツサは位置形演算を用い少なくとも
比例・積分演算により前記信号読み込み手段を介
してサンプリング周期Δｔで読み込んだ比例ゲイ
ンKp、測定値と設定値との偏差ｅo、積分時間Ｔ
Iを用いて自動制御出力ＹA（＝Kp｛ｅo＋Δｔ／ＴＩΣ ｅo｝）を求め、前記自動制御出力ＹAが所定の限
度値Ｌを越えた時前記比例ゲインKpと、偏差ｅo
とを用い積分項Ｂ＝（Δｔ／ＴＩKpΣｅo）の値をＢ＝
Ｌ −Kp・ｅoで与えられるように積分の時定数によ
る遅れをもつて再設定することを特徴とするプロ
セス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12742077A JPS5460666A (en) | 1977-10-24 | 1977-10-24 | Process control unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12742077A JPS5460666A (en) | 1977-10-24 | 1977-10-24 | Process control unit |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17439282A Division JPS5875208A (ja) | 1982-10-04 | 1982-10-04 | プロセス制御装置 |
| JP17439382A Division JPS5942321B2 (ja) | 1982-10-04 | 1982-10-04 | プロセス制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5460666A JPS5460666A (en) | 1979-05-16 |
| JPS6113245B2 true JPS6113245B2 (ja) | 1986-04-12 |
Family
ID=14959513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12742077A Granted JPS5460666A (en) | 1977-10-24 | 1977-10-24 | Process control unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5460666A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH642467A5 (de) * | 1980-03-19 | 1984-04-13 | Sulzer Ag | Regelverfahren und schaltung zum ausueben des verfahrens. |
| JPS5783802A (en) * | 1980-11-14 | 1982-05-25 | Yokogawa Hokushin Electric Corp | Process control device |
| JPS5882314A (ja) * | 1981-11-10 | 1983-05-17 | Kubota Ltd | 刈取収穫機の刈高さ制御装置 |
| JPS58146902A (ja) * | 1982-02-26 | 1983-09-01 | Hitachi Ltd | 比例積分器 |
| JPS58211202A (ja) * | 1982-06-01 | 1983-12-08 | Omron Tateisi Electronics Co | 温度調節器のオフセットのリセット装置 |
| JPS598001A (ja) * | 1982-07-05 | 1984-01-17 | Omron Tateisi Electronics Co | Ｐｉｄ調節計 |
| JPS59158405A (ja) * | 1983-02-28 | 1984-09-07 | Fuji Electric Co Ltd | デジタル調節器 |
| JPS60151707A (ja) * | 1984-01-18 | 1985-08-09 | Katsuhisa Furuta | 非線形制御方法 |
| JPS6162102A (ja) * | 1984-09-04 | 1986-03-31 | Hitachi Ltd | 制御演算装置 |
| JPS6277606A (ja) * | 1985-10-01 | 1987-04-09 | Yaskawa Electric Mfg Co Ltd | Ｉ−ｐｄ制御方式 |
| JP2645112B2 (ja) * | 1988-10-21 | 1997-08-25 | 株式会社東芝 | ゲイン適応形制御装置 |
| JP2844137B2 (ja) * | 1991-07-02 | 1999-01-06 | キヤノン株式会社 | 位置決め制御装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5326277B2 (ja) * | 1973-09-05 | 1978-08-01 |
-
1977
- 1977-10-24 JP JP12742077A patent/JPS5460666A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5460666A (en) | 1979-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5059880A (en) | Digital control system | |
| US4872104A (en) | Windup prevention system for a control loop to prevent overshoot | |
| JPH03100801A (ja) | 制御装置 | |
| JPS6118202B2 (ja) | ||
| JP2567158B2 (ja) | 制御装置 | |
| JPS6156522B2 (ja) | ||
| JPS5942321B2 (ja) | プロセス制御装置 | |
| JPS6323561B2 (ja) | ||
| JP3311129B2 (ja) | 材料試験機のデジタル制御方法及び装置 | |
| JPS6343523Y2 (ja) | ||
| JPH0876811A (ja) | プロセス制御装置 | |
| JPH0635508A (ja) | ファジー制御装置 | |
| JPH0116165Y2 (ja) | ||
| JPH075929A (ja) | 調節弁制御装置 | |
| JPS6343524Y2 (ja) | ||
| JP2809849B2 (ja) | ２自由度調節装置 | |
| JPS6126961Y2 (ja) | ||
| JPH04340387A (ja) | 電動機の制御装置 | |
| JPS6148161B2 (ja) | ||
| SU798707A1 (ru) | Пропорционально-интегральный регул тор | |
| JPH04100116A (ja) | 速度指令の補正による学習制御装置 | |
| JP3525956B2 (ja) | 位置制御方法 | |
| JPH02307101A (ja) | 調節装置 | |
| JPS62271103A (ja) | 制御装置 | |
| JPH0511801A (ja) | 調整制御装置 |