JPS61134265A - ドツトパタ−ン出力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明はドツトパターン出力装ｆｌＣ関し、特にマイク
ロコンビエータを用いてプリントするドツトパターンを
制御するドツトパターン出力装置に関する。

（技術環境） 最近ではプリンタに対してプリントキャラクタの質及び
プリント速度の向上が望まれており、ドツトプリンタで
は２４Ｘ２４ドツトマトリクス等のドツト数の多い多ピ
ンヘッドを用いてプリントキャラクタの質を上げている
。又プリント速度は処理能力の高いマイクロコンビエー
タを用いて向上させている。

（従来技術） ドツトマトリクスプリンタでは１つのキャラクタを多数
のドツトから構成する。第２図に２４×２４のドツトマ
トリクスで１漢”というキャラクリントされる。すなわ
ち第１回目では第２図中のＬｌという印字列がプリント
され、以降Ｌ２４　　までプリントして１じというキャ
ラクタのプリントが終了する。これらのドツトパターン
はあらかじめキャラクタジェネレータというリード・オ
ンリー・メモリに記憶されている。ＬｌからＬ２４まで
のドツトパターンはキャラクタジェネレータ中の連続し
たアドレスに配置され、これをマイクロコンビエータが
読み出してプリントする。

ここで第３図のブロック図を参照して２４　Ｘ　２４ド
ツトのキャラクタをプリントするドツトパターン出力装
置の従来例を示す。ドツトパターン出力製蓋は処理部１
００．プログラムメモリ１０１　。

データメモリ１０２．キャラクタジェネレータ１０３、
割込み制御部１０４．出カバターンラッチ１０６−１〜
３．プリントタイミング発生部１０５及びプリントヘッ
ドを駆動するソレノイドアレー１０７から構成され、デ
ータ授受を必要とするブロック間はデータバス１０８を
介してデータ転送を行う。

処理部１００はプログツムカウンタ１００−１゜プログ
ラムステータスワード１００−２及び汎用レジスタセッ
ト１００−３１＆：有し、プログラムメモリ１０１から
命令コードを読み出して実行し、処理データはデータメ
モリ１０２上に格納する。

ま九プリントすべきパターン情報はキャラクタジェネレ
ータ１０３にあらかじめ記憶されており、プリントする
キャラクタか指定されると、キャラクタの種類により定
められた記憶エリアからプリントすべきパターン情報を
処理部１００が読み出し、出カバターンラッチ１０６−
１．〜３へ転送する。

プリントタイミング発生部１０５はタイミング指定ライ
ン１１０を介してソレノイドアレー１０７を駆動するタ
イミングを指定するとともに、割込み制御部１０４及び
割込み要求ライン１０９を通じて次にプリントすべきパ
ターンを出カバターンラッチ１０６−１．〜３へ転送す
るように処理部１００へ要求する。

次に実際にキャラクタをプリントする場合の割込みによ
るソフトウェア処理手順を述べる。

本ソフトウェア処理ではデータメモリ１０２内にプリン
トするキャラクタを格納するプリントバッファ領域１０
２−１と、キャラクタジェネレータ１０３内のアドレス
を指定するアドレス情報及び割込み発生回数すなわちド
ツトパターンをプリントした回数を示すプリント回数情
報を格納するパラメータ格納領域１０２−２と、データ
を一時的に退避するスタック領域１０２−３を設定する
。又１キヤラクタｔｆ２４ｘ２４ドツトのための１印字
列をプリントするのに３バイト必要とし、従って３×２
４バイトが１キヤラクタのドツトパターンとして、ヤヤ
ラクタジェネレータ１０３内の連続したアドレスにあら
かじめ記憶されている。

割込み制御部１０４より割込み要求ライン１０９を介し
て割込み　　−−゛ が発生すると処理部１００はドツトパターン転送割込み
処理を実行する。まず、それまでの処理内容を保持して
おくために、プログラムカウンタ１００−１．　　プロ
グラムステータスワード１００−２゜汎用レジスタセッ
ト１００−３の内容を一時的にデータメモリ１０２内の
スタック領域１０２−３に退避する。

次にキャラクタジェネレータ１０３内のアドレスを指定
するアドレス情報をパラメータ格納領域１０２−２から
読み出し、汎用レジスタセット１０〇−３内のポインタ
にセットする。処理部１００は一１′ンタの指している
キャラクタジェネレータ１０３内のメモリの内容を一旦
汎用レジスタセット１０〇−３に読み出し、その後、出
カバターンラッチ１０６−１へ転送する。続いてポイン
タを１加算して同様にキャラクタジェネレータ１０３か
らドツトパターンを読み出し、出カバターンラッチ１０
６−２へ転送する。出カバターンラッチ１０６−３への
転送も同様である。この３回のデータ転送により２４ビ
ツトのデータ転送が終了し、１回字列分のドツトパター
ンがセットさｎる。

その後プリント回数情報をパラメータ格納領域１０２−
２から読み出して１加算して、更新されたポインタ値と
ともにパラメータ格納領域１０２−２ヘ返却する。そし
て汎用レジスタセラ）１００−３゜プログラムステータ
スワード１００−２．　　プログラムカウンタ１００−
１をデータメモリ１０２から復帰してドツトパターン転
送割込み処理を終了する。

次にプリントタイミング発生部１０５より割込みが発生
すると、出カバターンラッチ１０６−１．〜３にセット
されたパターンに従ってソレノイドが駆動され、１印字
列分のドツトパターンがプリントされる。又同時にドツ
トパターン転送割込み処理が起動され、再び前記処理を
行う。

なおドツトパターン転送割込で更新したプリント回数情
報が２４に一致すると、１キヤラクタ分のプリントアウ
トが終了したことになり、次にプリントするキャラクタ
のプリントバッファ１０２−１からの読み出し、及びキ
ャラクタに応じたドツトパターンを読み出すためのキャ
ラクタジェネレータ１０３内のアドレスを指定するアド
レス情報及びプリント回数情報を初期化して、パラメー
タ格納領域１０２−２へ格納する処理を行う。

以上説明した通り、従来の割込みによるソフトウェア処
理では１度ツレイドが駆動されると割込みを発生し、キ
ャラクタジェネレータからのドツトパターンの読込み、
転送を行うが、実際のドツトパターンの転送処理のほか
に、処理部の割込み処理、プログラムカウンタやプログ
ラムステータスワード、汎用レジスタセットの退避、復
帰、メインルーチンへの復帰、更に個々の命令の読み出
し、デコード等相当のオーバーヘッドを伴っている。こ
のオーバーヘッドの割合は全割込みサービスルーチンの
相゛当部分を占めている。又−１キヤラクタをプリント
するのに２４回もの割込みが発生するため、この従来の
方法では、プリントキャリッジの位置決めといったプリ
ンタメカニズム制御を行うメイン処理の実行時間を減少
させ処理部の処理能力を低下させるという大きな欠点を
有している。　　゛ （発明の目的） 本発明の目的は上記諸欠点を除去し、処理能力の低下を
最小限に抑えたドツトパターン出力装置を提供すること
にある。

（発明の構成） 本発明によると出力すべきキャラクタに応じたドツトパ
ターンを記憶するキャラクタジェネレータと、該キャラ
クタジェネレータから読み出したドツトパターンを一時
的に保持する記憶手段と、該記憶手段に保持されている
ドツトパターンを出力すると同時に処理要求を発生する
タイミング制御部と、プログラム及び各種データを記憶
するメモリ部と、前記処理要求に基づく処理と前記プロ
グラムによる処理とを選択的に実行する処理装置を備え
たドツトパターン出力装置において、前記タイミング制
御部が処理要求を発生したとき前記処理装置は前記プロ
グラム実行にかかわる状態を保持した′１ま前記キャラ
クタジェネレータから所定のドツトパターンを読み出し
て前記記憶手段へ転送する処理を行うことを特徴とする
ドツトパターン出力装置が得られる。

（発明の概要） 本発明を採用した装置ではプリントタイミング発生部か
らの処理要求（以下Ｉ１０要求という）は２種類の処理
形態で処理される。第１の処理形態は従来からの割込み
処理であり、プログラム処理によりＩ１０要求を処理す
る。第２の処理形態（以下マクロサービスという）は本
発明に係るもので処理要求の発生に同期して自動的（キ
ャラクタジェネレータからドツトパターンを読み出して
出カバターンラッチにセットするものである。

マクロサービスはプリントタイミング発生部からのＩ１
０要求が発生すると、処理部の通常のプログラム実行を
停止し、プログラムカウンタ、プログラムステータスワ
ード、汎用レジスタ等の種々の状態（以下ステータスと
いう）及びデータを保持したまま、処理部自身が処理を
行うために１通常のプログラム実行時の命令実行制御の
ためのハードウェアを有効に活用し、マクロサービス用
の特殊なハードウェアを付加しないで処理することがで
きる。処理部はマクロサービスを終了すると保持してい
たステータス及びデータにより中断していたプログラム
の実行を再開する。従ってソフトウェアの上ではプログ
ラムの中断は見えないため、プログラム処理中に自動的
にマクロサービスが挿入さｎたよりな形となる。マクロ
サービスはソフトウェア処理を伴うドツトパターン転送
処理の発生頻度を極力少なくすることにより処理部の実
行効率を増大するものである。なお一連のドツトパター
ン出力処理を実行し、１キヤラクタのプリントを終了す
ると、従来の割込みを発生させて中央処理装置に処理終
了を伝える。

（実施例） 次に本発明の実施例を図面を参照して説明する。

第１図に本発明の一実施例のブロック図を示し、マクロ
サービス機能を有する２４Ｘ２４ドツトのドツトパター
ン出力装置゛に適用した場合である。第１図において処
理部２００は次に実行するプログラムメモリ２０１内の
番地を示すプログラムカウンタ２００−１、処理部全体
の動作状態を示すプログラムステータスワード２００−
２、処理中のデータを一時的に保持する汎用レジスタセ
ット２００−３、算術論理演算機能を持つ算術論理演算
ユニット（以下ＡＬＵという）２１５、ＡＬＵ２１５で
の演算数を一時的に保持するテンポラリレジスタ（以下
ＴＲという）２１５−１．〜２、実行すべき命令を保持
しておく命令レジスタ２１２、命令レジスタ２１２の内
容により各種制御信号を発生する命令レコーダ２１３及
び命令デコーダ２１３の出力によね処理部全体の動作を
制御する処理制御部２１４から構成される。

又ドツトパターン出力装置はプリントするキャラクタに
応じたドツトパターンが記憶されているキャラクタジェ
ネレータ２０３及びプリントするタイミングを発生する
プリントタイミング発生部２０５、プリントタイミング
発生部２０５からのタイミング指定ライン２１０がアク
ティブとなるとプリントソレノイドを駆動するソレノイ
ドアレー２０７、又同様にタイミング指定ライン２１０
の信号をＩ１０要求として受付けＩ１０処理実行要求ラ
イン２０９及びＩ１０処理処理形態指定ライン２１１を
制御するＩ１０要求制御部２０４゜Ｉ１０要求制御部２
０４の出力を受けて処理部２００の動作を制御するＩ１
０要求受付は部２１６を含む。

更にドツトパターン出力装置はプリントするドツトパタ
ーンを一時的に記憶する出カバターンラッチ（以下ＰＬ
という）２０６−１．〜３を含み、Ｐｂ２Ｏ３−１，〜
３のアドレスはＰｂ２Ｏ３−１のアドレスを先頭に連続
し九アドレスに割り付けられている。

更にキャラクタジェネレータ２０３内のアドレスを指定
するメモリポインタ２０２−１、Ｐｂ２Ｏ３−１のアド
レスを指定するＰＬポインタ２０２−２．１回のマクロ
サービスで転送するバイト数を指定するバイトカウンタ
２０２−３、マクロサービスの回数を保持するターミナ
ルカウンタ２０２−４からなるマクロサービスレジスタ
群がデータメモリ２０２内に設定される。

本実施例では前記マクロサービスレジスタ群はソフトウ
ェアにより任意の値を設定することが可能であり、あら
かじめメモリポインタ２０２−１にはプリントキャラク
タに応じたキャラクタジェネレータ２０３内のドツトパ
ターンの先頭アドレスが、ＰＬポインタ２０２−２には
Ｐｂ２Ｏ３−１のアドレスが、バイトカウンタ２０２−
３には３＃が、ターミナルカウンタ２０２−４には２４
”がそれぞれ設定されている。

次に第１図の装置の前作を説明する。

処理部２００は通常プログラムカウンタ２００−１の内
容に対応するプログラムメモリ２０１に記憶されている
命令をバス２０８を介して命令レジスタ２１２に転送し
、命令レジスタ２１２に転送された命令によって命令デ
コーダ２１３．処理制御部２１４が各種制御を行ない、
命令の実行を実現している。又、−命令実行するごとに
次に実行する命令の番地ヘプログラムカウンタ２００−
１の値を更新する。Ｉ１０要求受付は部２１６は命令実
行完了に同期してＩ１０処理実行要求ライン２０９を判
定し、インアクティブレベルの時は上記動作を繰り返す
。

次にプリントタイミング発生部２０５よりＩ１０要求が
発生した時の動作を説明する。Ｉ１０要求制御部２０４
ヘタイミング指定ライン２１０を通してＩ１０要求が発
生すると、工１０処理実行要求ライン２０９がアクティ
ブレベルとなる。Ｉ１０要求受付は部２１６はＩ１０処
理実行要求ライン２０９がアクティブであることを検出
すると、同時にＩ１０処理処理形態指定ライン２１１の
レベルを判定する。Ｉ１０処理処理形態指定ライン２１
１のレベルが低レベルであると、Ｉ１０要求受付は部２
１６はこのＩ１０要求が割込み処理要求と認識し、命令
レジスタ２１２に強制的に割込み処理コードを設定して
、処理制御部２１４の制御のもとにプログラムカウンタ
２００−１のアドレス更新を禁止し、続いてプログラム
カウンタ２０〇−１及びプログラムステータスワード２
００−２のデータをデータメモリ２０２へ退避させる。

Ｉ１０要求制御部２０４はパス２０８上にドツトパター
ン転送割込み分岐アドレスを出力し、処理制御部２１４
はこの分岐アドレスをプログラムカウンタ２００−１に
転送することにより割込みプログラム処理を開始する。

一連のプログラム処理により割込み処理プログラムを終
了すると、データメモリ２０２に退避していたデータを
プログラムステータスワード２００−２及びプログラム
カウンタ２０〇−１へ戻すことにより中断されていたプ
ログラム処理へ復帰する。

一方、工１０処理実行形態指定ライン２１１が高レベル
であると、Ｉ１０要求受付は部２１６は要求カマクロサ
ービス要求であることを認識して、命令レジスタ２１２
に強制的にマクロ丈−ビスコードを設定する。処理制御
部２１４はプログラムカウンタ２００−１のアドレス更
新を禁止して、更にプログラムカウンタ２００−１．プ
ログラムステータスワード２００−２．　汎用レジスタ
セット２０〇−３の値を保持したまま以下の処理を開始
する。

■　処理制御部２１４はマクロサービスレジスタ群内の
バイトカウンタ２０２−３の値ｔ−ＴＲ２１５−１へ読
み出すとともにＰＬポインタ２０２−２の値をＴＲ２１
５−２へ読み出し、ＴＲ同志の内容をＡＬＵ２１５　を
用いて加算する。

■　処理制御部２１４はメモリポインタ２０２−１の指
すキャラクタジェネレータ２０３内のメモリの内容を上
記処理■の加算結果が示すアドレスのＰＬへ転送スル。

■　メモリポインタ２０２−１の値をＴＲ２１５−２へ
読み出し、ＡＬＵ２１５　を用°いて１加算して、再び
メモリポインタ２０２−１へ格納する。

この時ＴＲ２１５−１は破壊されない。

■　ＴＲ２１５−１の値をＡＬＵ２１５　を用いて１減
算し、再びＴＲ２１５−１へ格納する。

■　再び上記処理■へ戻））、ＴＲ２１５−１の内容が
Ｏ″になるまで処理を繰り返す。

■　ＴＲ２１５−１の内容がＯ”となると、ターミナル
カウンタ２０２−４をＴＲ２１５−２へ読み出し、ＡＬ
Ｕ２１５　を用いて１減算し、再びターミナルカウンタ
２０２−４へ格納する。

以上の一連の処理で、３バイト分のドツトパターンが、
連続した３アドレスに割り付けられたＰＬ２０６−１．
〜３ヘマクロサービスで転送される。

但しターミナルカウンタ２０２−４の値を減算してＯ“
になった場合には、処理制御部２１４は再びＩ１０処理
実行要求ライン２０９を強制的にアクティブレベルとす
るとともに、工１０処理形態指定２イン２１１を今度は
低レベルとし、割込みを発生させることにより−１キヤ
ラクタ分のプリントアウト、すなわち２４Ｘ２４ドツト
のプリントが終了し九ことをソフトウェアに通知する。

割込み処理プログラムでは次にプリントするキャラクタ
のプリントバッファからの読み出し、読み出したプリン
トキャラクタに応じたメモリポインタ２０２−１の設定
及びターミナルカウンタ２０２−４の初期化等を行う。

このようにすると、ソフトウェア処理を伴う割込みを発
生回数を低減し、プログラムカウンタ、プログラムステ
ータスワード、汎用レジスタセットの退避復帰処理、割
込み処理プログラムへの分岐処理、命令読み出し、デコ
ード等に費やしていた時間を大幅に削減することができ
、処理部の処理能力低下を極力抑えることができる。又
本発明ではプリントキャラクタのドツト数が２４Ｘ２４
以外でもバイトカウンタに設定する値を変更することに
より各攬ドツトマトリクスプリンタにも対応可能である
。

（発明の効果） 本発明は以上説明したように、割込みに際してドツトパ
ターン出力装置の処理能力の低下を最小限に抑える効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は２４
Ｘ２４のマトリクスプリンタによるプリント例を示す図
、第３図は従来のドツトパターン出力装置のブロック図
である。 １００・・・・・・処理部、１０１・・・・・・プログ
ラムメモリ、１０２・・・・・・データメモリ、１０３
・・・・・・キャラクタジェネレータ、１０４・・・・
・・割込み制御部、１１０５・・・・・・プリントタイ
ミング発生部、１０６−１゜〜３・・・・・・出カバタ
ーンラッチ、２００・・・・・・処理部、２００−１・
・・・・・プログラムカウンタ、２００−２・・・・・
・プログラムステータスワード、２００−３・・・・・
・汎用レジスタセット、２０１・・・・・・プログラム
メモリ、２０２・・・・・・データメモリ、２０２−１
・旧−・メモリボインク、２０２−２・・・・・・ＰＬ
ボイ／り、２０２−３　・・・・・・バイトカウンタ、
２０２−４・・・・・・ターミナルカウンタ、２０３・
・・・・・キャラクタジェネレータ、２０４・−・・・
・Ｉ１０要求制御部、２０５・・・・・−プリントタイ
ミング発生部、２０６−１．〜３・・・・・・出カバタ
ーンラッチ（ＰＬ）、２０９・・・・・・Ｉ１０処理実
行要求ライン、２１１・・・−・・Ｉ１０処理形態指定
ライン、２１２・・・・・・命令レジスタ、２１３・・
・・・・命令デコーダ、２１４・・・・・・処理制御部
、２−１５・・・・・・算術論理演算ユニット（ＡＬＵ
）、２１５−１〜２・・・−・・テンポ２リレジスタ、
２１６・・・・−、Ｉ１０要求受付は部。

Claims (1)

【特許請求の範囲】
1. 出力すべきキャラクタに応じたドットパターンを記憶す
   るキャラクタジェネレータと、該キャラクタジェネレー
   タから読み出したドットパターンを一時的に保持する記
   憶手段と、該記憶手段に保持されているドットパターン
   を出力すると同時に処理要求を発生するタイミング制御
   部と、プログラム及び各種データを記憶するメモリ部と
   、前記処理要求に基づく処理と前記プログラムによる処
   理とを選択的に実行する処理装置を備えたドットパター
   ン出力装置において、前記タイミング制御部が処理要求
   を発生したとき前記処理装置は前記プログラム実行にか
   かわる状態を保持したまま前記キャラクタジェネレータ
   から所定のドットパターンを読み出して前記記憶手段へ
   転送する処理を行うことを特徴とするドットパターン出
   力装置。