JPS6114525B2

JPS6114525B2 -

Info

Publication number: JPS6114525B2
Application number: JP9256976A
Authority: JP
Inventors: Matsutaka Ito
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1976-07-30
Filing date: 1976-07-30
Publication date: 1986-04-19
Also published as: JPS5316180A

Description

【発明の詳細な説明】

本発明は工作機械等の制御を行う数値制御装置
に於ける位置制御回路に関するものである。第１図は数値制御系の構成を示すブロツク図で
ある。図に於いて１は指令テーブルである。例えば切
削を行う場合まず切削すべき加工物の図面から、
寸法に関する数値、送り速度など加工に必要な数
値情報をまず求める。この数値情報を一定の規約
に従つてさん孔したものが指令テープである。２
は指令テープ１に記録された情報を、指令パルス
列に変換する情報処理回路である。３は位置制御回路であり、モータに制御出力を
出力し、モータの回転方向、回転速度を制御す
る。４は前記モータであり、このモータ４の回転
に従つて工具であるバイト５が移動する。６，７
は歯車であり、８は送りねじである。なお図に於いてはバイト位置のＸ方向の制御を
行うモータのみ示しているが、同様の構成でバイ
ト位値のＹ方向の制御を行うモータが設けられて
いる。９はモータ４の主軸の回転に連動して回転する
回転体を有するシンクロレゾルバ（バイト位置検
出器）であり、回転体の回転角に対応した位相を
有する出力信号を出力する。この出力信号は位置
制御回路３に帰還される。位置制御回路３は前記情報処理回路２より出力
される指令パルスによつて位相変調された制御出
力信号と、前記シンクロレゾルバ（以下単にレゾ
ルバという。）から出力される出力信号の位相差
を検出し、この位相差の正負及び大きさに対応し
た直流電圧をモータ４に出力する。これによつて
モータ４の回転方向、回転速度が制御される。こ
の制御は前記制御出力信号とレゾルバの出力信号
の位相差が零になるまで行われ、バイト５の移動
が完了する。しかしこのような数値制御装置には以下のよう
な欠点があつた。即ち制御出力信号とレゾルバの出力信号の位相
差が±180゜の範囲内で変化する場合にしか使用
できず、位置制御範囲が限られていた。バイトの送り速度をおさえることによつて、即
ち指令パルスの出力周波数を低く設定することに
よつて前記２つの信号の位相差が常に±180゜の
範囲内にあるように設定することはできる。しかしバイトの送り速度を速くすることが要求
されるような場合には前記２つの信号の位相差が
±180゜の範囲を越え、従来の数値制御装置では
制御不可能であつた。例えばバイトの空送り等の時は送り速度はでき
るだけ大きくした方が効率的であるが、送り速度
を速くするようにすれば制御出力倍力とレゾルバ
出力信号の位相差が±180゜の範囲を越えてしま
い従来の数値制御装置では制御不可能であつた。本発明はこの点に鑑みてなされたものであり、
前記２つの信号の位相差が±180゜の範囲を越え
ても正しくその位相差に比例した直流電圧を出力
し、工作機械等を制御できる数値制御装置、更に
詳しく述べるならば数値制御装置に於ける位置制
御回路を得ることを目的としてなされたものであ
る。以下実施例に基づいて本発明を詳細に説明す
る。第２図は本発明の一実施例である位置制御回路
を示すブロツク回路図である。図に於いて１０は前記制御出力信号を出力する
カウンタ回路である。指令パルスの印加がない時には、カウンタ回路
１０の入力には一定周波数の基準クロツクパルス
CPが与えられており、この基準クロツクパルス
CP100パルス毎に「１」、「０」を繰り返す矩形波
（本実施例に於いては4KHzの矩形波）をカウン
タ回路１０は出力する。この信号を基準信号と呼
ぶ。指令パルスが与えられると、例えば十の指令パ
ルスが１個与えられると、前記基準クロツクパル
スCPとは別に１個クロツクパルスがカウンタ回
路１０に供給される。この結果カウンタ回路１０
の出力信号（制御出力信号）はクロツクパルス１
個に対応する分だけ位相が進む。逆に一の指令パルスが与えられると、前記基準
クロツクパルスCPの１つが間引かれる。この結
果カウンタ回路１０の出力信号はクロツクパルス
１個に対応する分だけ位相が遅れる。十あるいは一の指令パルスは一定周波数（バイ
トの送り速度に比例する。）で供給され、それに
基づいて上記の如く位相変調された制御出力信号
がカウンタ回路１０より出力される。この制御出力信号Ａはレゾルバ（図示せず。）
の出力信号Ｂとともに位相差正負検出回路１１に
入力される。位相差正負検出回路１１は前記２つ
の信号の位相差の正負を検出する。正確に述べれば位相差正負検出回路１１に入力
される信号は制御出力信号Ａではなく、制御出力
信号Ａに基づいて作成された特別の信号である。
詳細は後述する。位相差の正負は第３図に示す如く定義する。即ち制御出力信号Ａよりもレゾルバ出力信号Ｂ
の方が位相が進んでいる場合を位相差正、逆の場
合を位相差負とする。１２は制御出力信号Ａとレゾルバ出力信号Ｂの
位相差の大きさ（絶対値）が（360×ｎ）゜−
（360×ｎ＋180）゜の範囲内にあるか、（360×ｎ
＋180）゜−（360×ｎ＋360）゜の範囲内にあるか
を検出する位相差検出回路である。ｎは０又は正
整数である。以下位相差の大きさとは正負を無視
した絶対値をいうものとする。位相差検出回路１２は前記制御出力信号Ａ、レ
ゾルバ出力信号Ｂ、及び位相差正負検出回路１１
の出力に基づいて位相差がどの範囲にあるかを検
出する。位相差検出回路１２の原理を第４図に基づいて
説明する。即ちレゾルバ出力信号Ｂの立ち下り時に制御出
力信号Ａが「１」にあるか「０」にあるかという
ことと、前記位相差正負検出回路１１の出力が正
出力か負出力かに基づいて位相差の大きさの範囲
を検出する。〔位相差正負検出回路１１の出力が正出力である
場合〕信号Ｂの立ち下り時に信号Ａが「１」であれば
位相差の大きさは（360×ｎ）゜−（360×ｎ＋
180）゜の範囲にあり、「０」であれば（360×ｎ
＋180）゜−（360×ｎ＋360）゜の範囲にあると判
定して出力する。〔位相差正負検出回路１１の出力が負出力である
場合〕信号Ｂの立ち下り時に信号Ａが「０」であれば
位相差の大きさは（360×ｎ）゜−（360×ｎ＋
180）゜の範囲にあり、「１」であれば（360×ｎ
＋180）゜−（360×ｎ＋360）゜の範囲にあると判
定して出力する。１３は制御出力信号Ａとレゾルバ出力信号Ｂと
をその２入力とする排他的論理和回路である。更に１４は該排他的論理和回路１３の出力信号
に基づき、該出力信号のパルス幅に比例した直流
電圧を出力する第１フイルタ回路である。１５は排他的論理和回路１３の出力信号をイン
バータ１６により反転した信号（排他的論理和回
路の反転出力信号）に基づき、該信号のパルス幅
に比例した直流電圧を出力する第２フイルタ回路
である。第１フイルタ回路１４、第２フイルタ回路１５
の出力電圧波形を第５図に示す。（第８図１０２
第１フイルタ回路１４、１０３第２フイルタ回路
１５の出力波形も参照）図に於いて点線で示されるのが第１フイルタ回
路１４の出力電圧であり、実線で示されるのが第
２フイルタ回路１５の出力電圧である。図より明きらかであるが、位相差の大きさが
（360×ｎ）゜−（360×ｎ＋180）゜の範囲内に於
いては第１フイルタ回路１４の出力電圧が位相差
の大きさの増加に比例して増加し、位相差の大き
さが（360×ｎ＋180）゜−（360×ｎ＋360）゜の
範囲内に於いては第２フイルタ回路１５の出力電
圧が位相差の大きさの増加に比例して増加する。１７はバイアス電圧出力回路であり、前記位相
差検出回路１２の判定出力に基づいて制御され
る。このバイアス電圧出力回路１７が本発明に於
ける特徴部分である。即ちこのバイアス電圧出力
回路１７により、前記制御出力信号Ａとレゾルバ
出力信号Ｂの位相差が±180゜の範囲を越えて
も、本発明の位置制御回路は位相差に比例した大
きさの直流電圧をモータに供給し、正しく制御を
行うことができるのである。更に詳しく述べるならばバイアス電圧出力回路
１７は、前記２つの信号ＡとＢの位相差の大きさ
が（360×ｍ／２）゜−（360×ｍ／２＋180）゜の範囲
内から（360×ｍ／２＋180）゜−（360×ｍ／２＋360）゜の
範囲内に変化する時〔あるいは位相差の大きさが
（360×ｍ／２＋180）゜−（360×ｍ／２＋360）゜の範
囲内から（360×ｍ／２）゜−（360×ｍ／２＋180）゜の範
囲内に変化する時〕に出力バイアス電圧を段階的に一
定量増加（あるいは減少）するように構成されて
いる。ｍは０又は正整数である。前記一定量は例
えば位相差が180゜の時の第１フイルタ回路の出
力電圧値に等しくなるように構成されている。このような構成とすることによつてバイアス電
圧出力回路１７は位相差の大きさが大きくなるに
従つて段階的に増加するバイアス電圧を出力し、
逆に位相差の大きさが小さくなるに従つて段階的
に減少するバイアス電圧を出力する。前記フイルタ回路１４の出力、フイルタ回路１
５の出力、バイアス電圧出力回路１７の出力はア
ナログゲート１８に入力され、アナログゲート１
８は位相差検出回路１２の出力に基づいて、前記
３回路の出力から位相差の大きさに正しく比例し
た直流電圧を合成して出力する。即ち位相差の大きさが（360×ｎ）゜−（360×
ｎ＋180）゜の範囲に於いては、位相差検出回路
１２の出力に基づいて第１フイルタ回路１４の出
力とバイアス電圧出力回路１７の出力とを合成し
た出力電圧を出力する。又位相差の大きさが
（360×ｎ＋180）゜−（360×ｎ＋360）゜の範囲に
於いては、第２フイルタ回路１５の出力とバイア
ス電圧出力回路１７の出力とを合成した出力電圧
を出力する。（第８図１０５のアナログゲート１
８の出力波形参照）１９はゲイン（−１）のインバーテイングアン
プであり、アナログゲート１８の出力は直接及び
インバーテイングアンプ１９を介してアナログゲ
ート２０に与えられる。アナログゲート２０は前記位相差正負検出回路
１１の出力に基づいて、前記アナログゲート１８
の出力あるいはアナログゲート１８のインバーテ
イングアンプ１９を介した出力のいずれかをモー
タ駆動回路に出力する。即ち位相差の正負に基づ
いて直流電圧の極性が制御される。これによつて
位相差の正、負に対応した極性を有し、位相差の
大きさに正しく比例した大きさを有する直流電圧
がモータ駆動回路に出力され、第８図１０６のア
ナログゲート２０の出力波形参照）モータが駆動
される。以上で本実施例の概略説明を終わる。以下第６図の回路図に基づいて更に詳細に説明
していく。第６図イ，ロは第６図ロに示すような関係にあ
り、第６図イのＡ点、Ｂ点、Ｃ点、Ｄ点、Ｅ点、
Ｆ点、Ｇ点、Ｈ点はそれぞれ第６図ロのａ点、ｂ
点、ｃ点、ｄ点、ｅ点、ｆ点、ｇ点、ｈ点に一致
する。また第２図と同一部分には同一符号を符
す。図に於いて１０は制御出力信号Ａを出力するカ
ウンタ回路である。その入力には前述した如く指
令パルスによつてその個数が変調（増加、減少）
されたクロツクパルスCPMが与えられており、
このクロツクパルスCPMに基づいて制御出力信
号Ａを出力する。２１は10進カウンタであり、クロツクパルス
CPMを10個計数する毎に１発クロツクパルス
CPNを出力する。２２も10進カウンタであり、
前記クロツクパルスCPNを10個計数する毎に１
発クロツクパルスCPOを出力する。２３はＴ型
フリツプフロツプであり、前記クロツクパルス
CPOの入力毎にセツト、リセツトを繰り返す。この結果Ｔ型フリツプフロツプ２３はクロツク
パルスCPM200パルスを一周期とする制御出力信
号Ａを出力する。このカウンタ回路１０の内容に基づいて191パ
ルス信号、199パルス信号、０〜７パルス信号が
作成される。これらの信号は位相差正負検出回路１１に入力
され、これら各信号とレゾルバ出力信号Ｂとに基
づいて制御出力信号Ａとレゾルバ出力信号Ｂの位
相差が正が負かが検出される。アンドゲート２４，２５は191パルス信号を出
力するためのゲートであり、アンドゲート２６，
２７は199パルス信号を出力するためのゲートで
あり、アンドゲート２８は０〜７パルス信号を出
力するためのゲートである。本実施例に於いては位相差の正負を検出するた
めの信号として191パルス信号、199パルス信号、
０〜７パルス信号を用い、位相差の正負を検出す
るよう構成しているが、位相差の正負を検出する
ための信号はこれらの信号に限定されず、種々選
択できる。第７図に制御出力信号Ａ、191パルス信号、199
パルス信号、０〜７パルス信号の波形を示す。位相差正負検出回路１１を説明する前に位置検
出器であるレゾルバについて説明しておく。２９はレゾルバである。レゾルバ２９はモータ
の回転に連動して回転する回転体３０を有し、該
回転体３０は２つの巻線R₁−R₃とR₂−R₄を有す
る。またS₁−S₂はレゾルバ２９の固定子出力巻線で
ある。回転体３０の２つの巻線R₁−R₃，R₂−R₄には
互いにその位相が90゜ずれた正弦波（その周期は
前記基準信号の周期と同一である。）が各各入力
される。そして固定子出力巻線S₁−S₂には回転体３０の
回転角の大きさに対応した分だけ前記入力正弦波
とはその位相のずれた正弦波が出力される。この
正弦波はフイルター増幅器３１に入力される。更
にフイルター増幅器３１の出力はインバータ３２
に入力されて波形整形され、レゾルバ出力信号Ｂ
として出力される。回転体３０の２つの巻線R₁−R₃，R₂−R₄に互
いにその位相が90゜ずれた入力正弦波を供給する
回路の構成は以下のとおりである。第６図ロに於いて、３３は50進カウンタであ
り、基準クロツクパルスCPを50個計数する毎に
１発クロツクパルスCPPを出力する。３４はクロ
ツクパルスCPPが入力される毎にセツト、リセツ
トを繰り返すＴ型フリツプフロツプである。Ｔ型フリツプフロツプ３４のセツト出力はＴ型
フリツプフロツプ３５の入力に与えられ、一方リ
セツト出力はＴ型フリツプフロツプ３６の入力に
与えられる。Ｔ型フリツプフロツプ３５，３６は
共に入力信号の立ち下りでセツト、リセツトを繰
り返すものである。従つてＴ型フリツプフロツプ
３５，３６は、それぞれ周期が前記基準信号と同
一であり且その位相が互いに90゜ずれた矩形波を
出力する。この矩形波はフイルタ増幅器３７に入力され、
正弦波に変換される。更にフイルタ増幅器３７の
出力はトランス３８，３９に入力され、このトラ
ンス３８，３９の出力が入力正弦波として前記レ
ゾルバ回転体３０の２つの巻線にそれぞれ供給さ
れる。次に位相差正負検出回路１１の構成を説明す
る。位相差正負検出回路１１は制御出力信号Ａとレ
ゾルバ出力信号Ｂの位相差が±90゜の範囲内に於
いてのみ位相差正負の検出を行う。インバーテイングアンプ１９は前述した如く位
相差の大きさに比例した直流電圧を出力する。こ
の出力はインバータ４０の入力端子に供給されて
いる。このインバータ４０は入力電圧が一定値以
上（位相差90゜に対応する電圧以上）でトランジ
スタオンするインバータである。こいインバータ
４０の出力はアンドゲート４１の一方の入力に与
えられている。アンドゲート４１の他方の入力に
はレゾルバ出力信号Ｂが供給されている。アンドゲート４１の出力は位相差正負検出回路
１１に入力されている。従つてインバータ４０の
出力が「１」の時（２つの信号の位相差が90゜以
内の時）のみ、アンドゲート４１はレゾルバ出力
信号Ｂを位相差正負検出回路１１に入力し、位相
差正負検出回路１１に於いて位相差正負の判定が
行われる。アンドゲート４２は前記191パルス信号を一方
の入力とし、他方の入力には前記アンドゲート４
１の出力が与えられるアンドゲートである。また
アンドゲート４３は前記199パルス信号を一方の
入力とし、他方の入力にはアンドゲート４１の出
力が与えられるアンドゲートである。以下第７図を参照して説明を進める。〔レゾルバ出力信号Ｂが(1)の場合（位相差正）〕なお位相差は±90゜の範囲内にあるとする。第７図イに示すようにアンドゲート４２の出力
信号によりワンシヨツトモノマルチバイブレータ
４４がセツトされる。このセツト出力はアンドゲ
ート４５の一入力に与えられる。アンドゲート４
５の他の３入力は以下のとおりである。１ワンシヨツトモノマルチバイブレータ４６の
リセツト出力。２ 199パルス信号。３基準クロツクパルスCPとレゾルバ出力の反
転信号とをその２入力とするアンドゲート４
７の出力信号。 199パルス信号出力時にレゾルバ出力信号は
「０」である。従つてアンドゲート４５は199パル
ス信号出力時に出力信号を出力し、フリツプフロ
ツプ４８をセツトする。これにより位相差が正と
判定される。〔レゾルバ出力信号Ｂが(2)の場合（位相差負）〕第７図ロに示すようにアンドゲート４３の出力
信号によりワンシヨツトモノマルチバイブレータ
４６がセツトする。このセツト出力はアンドゲー
ト４９の一入力に与えられる。アンドゲート４９
の他の２入力は以下のとおりである。１前記アンドゲート４７の出力信号。２０〜７パルス信号。０〜７パルス信号出力時にレゾルバ出力信号Ｂ
が「０」となれば、アンドゲート４９は出力信号
を出力し、フリツプフロツプ４８をリセツトす
る。これにより位相差が負と判定される。なおワンシヨツトモノマルチバイブレータ４４
は199パルス信号が出力されるまでセツト状態を
保つように構成されており、ワンシヨツトモノマ
ルチバイブレータ４６は０〜７パルス信号出力時
間セツト状態を保つように構成されている。以上の構成により明きらかな如く制御出力信号
Ａとレゾルバ出力信号Ｂの位相差が90゜以内の範
囲にあり且レゾルバ出力信号Ｂの立ち下り時が
191パルス時と７パルス時の間にある時に於いて
のみ位相差正負の検出がなされる。またモータ等
の慣性と指令パルスの滑らかな発生のために位相
差は滑らかに変動するので、191〜７パルス信号
以上の位相ズレが生じることはない。すなわち、
例えば10パルス信号より180パルス信号に瞬間的
にジヤンプすることはない。したがつてその他の
状態に於いてはフリツプフロツプ４８の状態は何
ら変化せず、前回の判定結果を保持する。次に位相差検出回路１２の構成を説明する。アンドゲート５０には制御出力信号Ａが、アン
ドゲート５１には制御出力信号Ａの反転信号が
入力されている。更にアンドゲート５０，５１の
他方の入力にはレゾルバ出力信号Ｂの反転信号が
微分回路５２を介して与えられている。これはレ
ゾルバ出力信号Ｂの立ち下り時を検出するためで
ある。従つてレゾルバ出力信号Ｂの立ち下り時に制御
出力信号Ａが「１」であればアンドゲート５０が
出力信号を出力し、「０」であればアンドゲート
５１が出力信号を出力する。アンドゲート５０の出力信号はアンドゲート５
３，５４の一方の入力に与えられている。アンド
ゲート５３，５４の他方の入力には、前記位相差
正負検出回路１１の判定用フリツプフロツプ４８
のセツト出力、リセツト出力がそれぞれ与えられ
ている。一方アンドゲート５１の出力信号はアンドゲー
ト５５，５６の一方の入力に与えられている。ア
ンドゲート５５，５６の他方の入力にはフリツプ
フロツプ４８のリセツト出力、セツト出力がそれ
ぞれ与えられている。アンドゲート５３，５５の出力はオアゲート５
７の入力に与えられ、オアゲート５７の出力はフ
リツプフロツプ５８のセツト入力に与えられてい
る。一方アンドゲート５６，５４の出力はオアゲー
ト５９の入力に与えられ、オアゲート５９の出力
はアンドゲート６０の一方の入力に与えられてい
る。アンドゲート６０の他方の入力には、位相差
が90゜以上で出力「０」となるインバータ４０の
反転出力が与えられている。そしてアンドゲート
６０の出力はフリツプフロツプ５８のリセツト入
力に与えられている。以上の構成より明きらかな如く１位相差が正と判定されており且レゾルバ出力
信号Ｂの立ち下り時に制御出力信号Ａが「１」
である時２位相差が負と判定されており且信号Ｂの立ち
下り時に信号Ａが「０」である時はオアゲート
５７が出力信号を出力し、フリツプフロツプ５
８がセツトされる。これにより位相差の大きさ
が（360×ｎ）゜−（360×ｎ＋180）゜の範囲に
あると判定される。（第８図１０１の位相差検
出回路１２のセツト信号の出力波形参照）また１位相差が正と判定されており且信号Ｂの立ち
下り時に信号Ａが「０」である時２位相差が負と判定されており且信号Ｂの立ち
下り時に信号Ａが「１」である時はオアゲート５９が出力信号を出力し、アンドゲ
ート６０を介してフリツプフロツプ５８がリセツ
トされる。これによつて位相差の大きさが（360
×ｎ＋180）゜−（360×ｎ＋360）゜の範囲にある
と判定される。（第８図１０１の位相差検出回路
１２のリセツト信号の出力波形参照）なおオアゲート５９の出力をアンドゲート６０
（禁止ゲート）を介してフリツプフロツプ５８の
リセツト入力に与えるようにしているのは以下の
理由による。即ち位相差が０゜の付近では位相差
正負検出回路１１の出力が安定しておらず、まち
がつてオアゲート５９が出力信号を出力するよう
なことがある。このような出力信号をフリツプフ
ロツプのリセツト入力に与えないようにするため
である。アンドゲート６０は位相差±90゜の範囲
内に於いて出力を禁止する。この位相差検出回路１２中のフリツプフロツプ
５８のリセツト出力、セツト出力はそれぞれアナ
ログゲート１８中のアナログスイツチ６１を構成
するMOS電界効果トランジスタ（以下MOSFET
という。）６２，６３のゲート電極に与えられて
いる。このMOSFET６２，６３はゲート入力
「０」で導通するＰチヤンネルエンハンスメント
型である。すなわち負論理であり、たとえばフリツプフロ
ツプ５８からMOSFET６２へのリセツト出力が
「０」で、MOSFET６３へのセツト出力が「１」
のときには、MOSFET６２が「１」となる。一方MOSFET６２，６３のソースには前記第
１フイルタ回路１４、第２フイルタ回路１５の出
力がそれぞれ与えられている。またMOSFET６
２，６３のドレインは共通接続されてインバーテ
イングアンプ６４の入力に接続され、インバーテ
イングアンプ６４の出力がアナログゲート１８の
出力となる。アナログゲート１８の出力はインバーテイング
アンプ１９を介して、アナログゲート２０中のア
ナログスイツチ６５を構成するMOSFET６６の
ソースに与えられる。一方に於いてアナログゲート１８の出力は直接
前記アナログスイツチ６５を構成するMOSFET
６７のソースに与えられている。またMOSFET６６のゲートには位相差正負検
出回路１１を構成するフリツプフロツプ４８のセ
ツト出力が、MOSFET６７のゲートには前記セ
ツト出力の反転出力が与えられている。 MOSFET６６，６７のドレインは共通接続さ
れてインバーテイングアンプ６８の入力に接続さ
れ、インバーテイングアンプ６８の出力がアナロ
グゲート２０の出力としてモータ駆動回路に与え
られる。次に本発明の特徴部分であるバイアス電圧出力
回路１７について説明していく。第６図ロに於いてインバーテイングアンプ１９
の出力をその入力とするインバータ６９，７０，
７１，７２はそれぞれ一定の入力電圧以上でトラ
ンジスタオンするインバータである。６９は入力電圧V₁（位相差450゜の時のインバ
ーテイングアンプ１９の出力電圧）以上でオンす
る。７０は入力電圧V₂（位相差270゜の時のイン
バーテイングアンプ１９の出力電圧）以上でオン
する。７１は入力電圧V₃（位相差810゜の時のイ
ンバーテイングアンプ１９の出力電圧）以上でオ
ンする。７２は入力電圧V₄（位相差630゜の時の
インバーテイングアンプ１９の出力電圧）以上で
オンする。トランジスタのベース抵抗６９Ｒ，………，７
２Ｒの値を調整することによりインバータの閾値
電圧を調整することができる。インバータ６９の出力及びインバータ７０の反
転出力はアンドゲート７３の入力に与えられてい
る。従つてアンドゲート７３は位相差270゜−450
゜の範囲でその出力が「１」となる。一方インバータ７１の出力及びインバータ７２
の反転出力はアンドゲート７４の入力に与えられ
ている。従つてアンドゲート７４は位相差630゜
−810゜の範囲内でその出力が「１」となる。アンドゲート７３の出力はアンドゲート７５，
７６の一方の入力に与えられている。アンドゲー
ト７５の他方の入力には位相差検出回路１２のフ
リツプフロツプ５８のセツト出力が与えられてお
り、アンドゲート７６の他方の入力にはリセツト
出力が与えられている。アンドゲート７５の出力はフリツプフロツプ７
７のセツト入力に、アンドゲート７６の出力はフ
リツプフロツプ７７のリセツト入力に与えられて
る。アンドゲート７４の出力はアンドゲート７８，
７９の一方の入力に与えられている。アンドゲー
ト７８，７９の他方の入力には位相差検出回路１
２のフリツプフロツプ５８のセツト出力、リセツ
ト出力がそれぞれ与えられている。アンドゲート７８の出力はフリツプフロツプ８
０のセツト入力に、アンドゲート７９の出力はフ
リツプフロツプ８０のリセツト入力に与えられて
いる。更に位相差検出回路１２のフリツプフロツプ５
８のセツト出力はアナログスイツチ８１を構成す
るMOSFET８２のゲート電極に与えられてい
る。MOSFET８２のソースにはバイアス電圧v₁
が供給されている。このバイアス電圧v₁の値は、
制御出力信号Ａとレゾルバ出力信号Ｂの位相差が
180゜の時の第１フイルタ回路出力電圧に等し
い。また前記フリツプフロツプ７７のリセツト出力
はMOSFET８３のゲート電極に与えられてる。
MOSFET８３のソースにはバイアス電圧v₂が供
給されている。v₂＝2v₁である。前記フリツプフ
ロツプ８０のリセツト出力はMOSFET８４のゲ
ート電極に与えられている。MOSFET８４のソ
ースにはバイアス電圧v₂が供給されている。 MOSFET８２，８３，８４のドレインは共通
接続されて前記アナログスイツチ６１の出力点に
接続されている。バイアス電圧出力回路１７は以上のように構成
されている。（第８図１０４のバイアス電圧出力
回路１７の出力波形参照）以上の構成から成る本実施例の位置制御回路の
動作を下記第１表にまとめる。この第１表より本
実施例の動作は明白である。

【表】ここで第８図に全体の動作の波形図を示す。１０１は位相差検出回路１２の出力で、位相差
の大きさが（360×ｎ）゜−（360×ｎ＋180）゜の
範囲にあるときセツトされ、（360×ｎ＋180）゜
−（360×ｎ＋360）゜の範囲にあるときリセツト
される。１０２は第１フイルタ回路１４の出力で、排他
的論理回路１３の出力を位相差の大きさが（360
×ｎ）゜−（360×ｎ＋180）゜の範囲内におい
て、位相差の大きさの増加に比例する直流電圧に
した出力である。１０３は第２フイルタ回路15の出力で、インバ
ータ１６により反転された排他的論理回路１３の
出力を位相差の大きさが（360×ｎ＋180）゜−
（360×ｎ＋360）゜の範囲内において、位相差の
大きさの増加に比例する直流電圧にした出力であ
る。１０４はバイアス電圧出力回路１７の出力で、
インバーテイングアンプ１９、位相差検出回路１
２の出力に基づいて第30頁第１表にまとめられた
動作を行つた後の出力である。１０５はアナログゲート１８の出力で、位相差
検出回路１２の出力に基づいて第１フイルタ回路
１４、第２フイルタ回路１５、バイアス電圧回路
１７の出力から位相差の大きさに正しく比例する
直流電圧に合成した出力である。１０６はアナログゲート２０の出力で、アナロ
グゲート１８の出力あるいはアナログゲート１８
のインバーテイングアンプ１９を介した出力のい
ずれかを位相差正負検出回路の出力に基づいて選
択した出力である。以上の実施例では最大バイアス電圧の値は5v₁
であつたがこの値は任意に増減させ得ることは明
白であろう。また上記実施例ではモータの回転によつて工具
であるバイトの位置制御を行つていたが、モータ
の回転によつてテーブル、サドル等の位置制御を
するものに於いても本発明は実施可能である。位
置検出器としてレゾルバ以外のものを用いたもの
に於いても本発明は実施可能である。以上詳細に説明したように本発明によれば、制
御出力信号Ａと位置検出器の出力信号Ｂの位相差
が±180゜の範囲を越える場合にも位相差に正し
く比例した出力電圧を出力し、工作機械を制御で
きる数値制御装置に於ける位置制御回路を提供す
ることができる。即ち例えばバイトの空送り時等の送り速度を大
きくするようにプログラムを組んでも、換言すれ
ば位相差が±180゜の範囲を越えてしまうように
プログラムを組んだ場合にも正しく位相差に比例
した出力電圧を出力し、バイトを所定の速度で移
動させ得る位置制御回路を提供することができ
る。しかもその回路構成も比較的簡単なもので実
現できる。

【図面の簡単な説明】

第１図は数値制御系の構成を示すブロツク図、
第２図は本発明の一実施例を示すブロツク回路
図、第３図は同実施例に於ける制御出力信号とレ
ゾルバ出力信号の位相差の正、負の定義の説明に
供する図、第４図は同実施例に於ける位相差検出
回路の原理説明図、第５図は同実施例に於ける第
１フイルタ回路、第２フイルタ回路の出力電圧波
形を示す図、第６図イ，ロは同実施例の構成を示
す詳細な回路図、第７図イ，ロは同実施例の説明
に供するタイムチヤート、第８図は同実施例に於
ける全体の動作の波形図である。符号、３：位置制御回路、４：モータ、５：バ
イト、９：レゾルバ、１１：位相差正負検出回
路、１２：位相差検出回路、１３：排他的論理和
回路、１４：第１フイルタ回路、１５：第２フイ
ルタ回路、１７：バイアス電圧出力回路、１８：
アナログゲート、１９：インバーテイングアン
プ、２０：アナログゲート、２９：レゾルバ、
Ａ：制御出力信号、Ｂ：レゾルバ出力信号。

Claims

【特許請求の範囲】１モータの回転によつてテーブル、サドル、工
具等の位置制御を行う数値制御装置に於いて、指令信号によつて位相変調された制御出力信号
と、位置検出器の出力信号との位相差を検出し、
この位相差の正負及び位相差の大きさに基づいて
所定の極性、大きさを有する直流電圧を前記モー
タに印加することによつてモータの回転方向、回
転速度を制御するように構成した位置制御回路で
あつて、前記制御出力信号と位置検出器の出力信号の位
相差が正であるか負であるかを検出する位相差正
負検出回路と、前記制御出力信号と位置検出器の出力信号の位
相差の大きさ（絶対値）が（360×ｎ）゜−（360
×ｎ＋180）゜の範囲内にあるか、（360×ｎ＋
180）゜−（360×ｎ＋360）゜の範位内にあるかを
検出する位相差検出回路と（但しｎは０又は正整
数）、前記制御出力信号と位置検出器の出力信号とを
その２入力とする排他的論理和回路と、該排他的論理和回路の出力信号を、該出力信号
のパルス幅に比例した直流電圧に変換して出力す
る第１フイルタ回路と、前記排他的論理和回路の反転出力信号を、該反
転出力信号のパルス幅に比例した直流電圧に変換
して出力する第２フイルタ回路と、前記位相差検出回路の出力に基づいて、前記制
御出力信号と位置検出器の出力信号の位相差の大
きさ（絶対値）が（360×ｍ／２）゜−（360×ｍ／２＋ 180）゜の範囲内から（360×ｍ／２＋180）゜−（360 ×ｍ／２＋360）゜の範囲内に変化する時〔あるいは位相差の大きさが（360×ｍ／２＋180）゜−（360×ｍ
／２＋360）゜の範囲内から（360×ｍ／２）゜−（360×ｍ
／２＋180）゜の範囲内に変化する時〕に出力バイア
ス電圧を段階的に一定量増加（あるいは減少）し
て出力するバイアス電圧出力回路と（但しｍは０
又は正整数）、前記位相差検出回路の出力に基づいて、前記第
１フイルタ回路又は第２フイルタ回路の出力及び
前記バイアス電圧出力回路の出力とから、前記制
御出力信号と位置検出器の出力信号の位相差に比
例した直流電圧を合成して出力する直流電圧出力
回路と、該直流電圧出力回路の出力電圧及び前記位相差
正負検出回路の検出出力に基づき、前記直流電圧
出力回路の出力電圧に比例した、所定の極性の直
流電圧を前記モータに供給する回路とから成るこ
とを特徴とする位置制御回路。