JPS61146082A

JPS61146082A - 符号化伝送方式文字放送受信装置

Info

Publication number: JPS61146082A
Application number: JP27026884A
Authority: JP
Inventors: Takeshi Shibazaki; 柴崎　武
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1984-12-20
Filing date: 1984-12-20
Publication date: 1986-07-03
Also published as: JPH0435108B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、テレビジラン放送電波の映像信号の垂直帰線
消去期間に重畳して送出される文字放送を受信して、ブ
ラウン管などの表示装置に文字。

図形画面を表示する符号化伝送方式文字放送受信装置に
関するものである。

〔従来の技術〕

従来のこの種の装置の一例を第４図に示す０図において
、１はテレビジラン放送電波を受信するアンテナであり
、このテレビジョン放送電波の映像信号の垂直帰線消去
期間には文字信号が重畳されている０文字信号は、この
アンテナ１からチューナ２を通し、中間周波増幅回路３
により検波されて、文字信号抜取回路７によって抜き取
られる。

この抜き取られた文字信号はバッファメモリ８に一時的
に蓄えられ、必要な文字信号のみが中央制御装置（以下
、ＣＰＵと称呼する）９で解読されて表示制御回路１０
を介して表示メモリ１１に蓄えられる。

４は中間周波増幅回路３の出力を入力とする映像増幅回
路、５はこの映像増幅回路４の出力側に接続された出力
インターフェイス回路で、この出力インターフェイス回
路５はブラウン管（ＣＲＴ）６への表示時に、映像増幅
回路４からの映像信号を表示するか、表示メモリ１１か
ら読み出された文字放送を表示するかの切換え及びレベ
ル変換のためのインターフェイスである。

１２は番組選択装置、１３はプログラムＲＯＭ。

１５は文字フォントＲＯＭで、この文字フォントＲＯＭ
は文字信号を解読して文字・図形を発生させるものであ
る。１４はワーク用ＲＡＭ、１６は誤り訂正回路で、こ
の誤り訂正回路１６は文字信号に符号誤りがあった場合
にこれを訂正する機能を備えている。そして、これらは
バスによってＣＰＵ９に接続されている。

第５図はテレビジョン上の表示画面を示した図である。

図において、１７はテレビジョン画面を示したものであ
り、その画素数は、横方向１８に画素２４８、縦方向１
９に画素２０４で、画素数２４８（横）ｘ２０４（ＩＩ
）で構成され、画面の上部より２４８（横）Ｘ１２　（
縦）の範囲はページヘッダ（ＰＨ）となっている。

第６図は第４図のＣＲＴ６に表示される機能ブロックを
示す説明図で、着色、ブラッシング、コンシールなどの
機能□はこの機能ブロックを単位として表示され、該機
能ブロックの最小単位を構成する画素数は４（横）×４
（縦）である、そしてこの機能ブロックを表示するに際
して、４Ｔｃ　　（Ｉ　Ｔ　ｃ　＝０．１７４６μｓ　
：水平同期パルスの１／３６４の周期）内に必要な画素
情報のビット数は、下記第１表に示すように、合計１５
ビットである。

ただし、機能ブロック４（横）×４（縦）の１６画素の
データを表示させるために必要なデータ数は、文字・図
形情報１６ビツト、文字・図形色４ビツト、文字・図形
背景色４ビツト、機能ブロック情報３ビツトが必要であ
り、縦方向の４１ｉ素（４ライン）間は、文字・図形情
報のみが変化し、他の画像情報は同一データでよい。

第１表第７図は第４図のＣＲＴ６に表示される最小機能ブロッ
ク２個分を示す説明図で、ＢＴｃ内に必要な画像情報を
示している。そして、下記第２表に必要な画素情報のビ
ット数を示す。

この場合は、下記第２表に示すように、合計３０ビツト
の画像情報を第１図に示す表示メモリ１１から読み出す
必要がある。

第２表〔発明が解決しようとする問題点〕しかるに、第４図に示すような符号化伝送方式文字放送
受信装置には、次のような問題点がある。

即ち、文字・図形情報１色情報１機能ブロック情報のそ
れぞれを別々の表示メモリに完全に分離又は不完全なが
ら分離した場合、つまり表示メモリバスが８ビツトを越
える場合は、表示制御回路１０が表示メモリ１１から画
像情報を時間的にゆっくりと読み出すことができ、表示
メモリ１１からの情報を表示中であっても該表示メモリ
１１への書込み又は他の情報の読出しが可能となるが、
表示メモリ１１に与えるアドルスピン、メモリＩ１０ビ
ンなどが増加してしまうという欠点があり、表示メモリ
１１がコスト高なり、かつ表示メモリ空間にもむだが多
くなる。このことは、特に表示制御回路１０をＬＳＩ化
するに際し、ビン数が多（不向きである。

また、表示メモリ１１″内に画像情報を分離せずにメモ
リバスを８ビツトで読み出す場合には、表示制御回路１
０の構成が複雑になり、かつ時間的な余裕がなく、表示
中に表示メモリ１１への書込み又は読出しをすることは
技術的に困難であるという問題点を有している。

本発明は、このような問題点を解決するためになされた
もので、その目的は、表示制御回路の構成を容易にし、
しかも表示メモリのメモリ空間を効率的に使用すること
、及びコスト低減を図ることができ、また表示制御回路
から表示メモリへの制御信号の数が少なくてすみ、さら
に表示時においても、表示メモリへの書込み又は読出し
を任意に行なうことができる符号化伝送方式文字放送受
信装置を提供するものである。

〔問題点を解決するための手段〕

本発明に係る符号化伝送方式文字放送受信装置は、規則
性を有するアドレスを与えられた各画像情報を記憶する
表示メモリと、文字・図形情報アドレスと色情報アドレ
ス及び機能ブロック情報アドレスとを変換するためのア
ドレス変換回路２衷示専用アドレスと書込み、読出し専
用アドレスとを時分割で切換制御する時分割制御回路、
及び表示時に表示メモリへの書込み又は例えばＣＰＵに
必要なデータ等の読出しが行なえるような書込み。

読出しタイミングを発生するタイミング発生回路を有し
、上記表示メモリの書込み、読出しを制御する表示制御
回路とを設けたものである。

〔作用〕

この発明においては、表示メモリに記憶された各画像情
報を読み出して表示装置に表示する際、アドレス変換回
路によって文字・図形情報のアドレスから色情報及び機
能ブロック情報を自動的にアドレス変換して読み出し、
同時に表示メモリへの書込み又はＣＰＵにとって必要な
のデータ等の読出しを行なうことを可能とする。

〔実施例〕

以下、本発明の実施例を図について説明する。

第１図は本発明の一実施例による符号化伝送方式文字放
送受信装置のブロック図で、本発明に関連する部分、即
ち第４図の一点鎖線で囲んだ部分のみを示している。

この第１図において、２０は第４図の表示メモリ１１に
相当するグイナミソクＲＡＭ　（以下、ＤＲＡＭと記す
）で、この表示メモリ２０としてのＤＲＡＭは６４ＫＸ
８個で記憶面を４画面構成できるように、あるいは１６
ＫＸ８個又は６４に×２個（但し、この場合の６４には
４ビツト出力のもの）で記憶面を１画面構成できるよう
に構成されている。なお、図中の“８”、“５″、“３
″はそれぞれビット数を示す。

そしてこの表示メモリ２０を除く各回路は、第４図に示
す表示制御回路１０内に設けられており、２１は８ビツ
トＹＯ〜Ｙ７で構成され、テレビジョンの縦方向、即ち
２０４本の走査線の位置を決めるための表示専用の縦方
向カウンタ、２９は同様に８ビツトで構成された書込み
、読出し専用の縦方向カウンタ、２２はこの縦方向カウ
ンタ２１の出力を入力とし、表示メモリ２０からの読み
出し時に文字・図形情報アドレスから色情報及び機能ブ
ロック情報アドレスへのアドレス変換を行なうアドレス
変換回路である。また３０は時分割制御回路であり、こ
れはアドレス変換回路２２の出力８ビツトと、書込み、
読出し専用の縦方向カウンタ２９の出力８ビツトとをあ
る特定の周期内（ＢＴｃ内）で時分割制御するものであ
る。２３は表示メモリ　（ＤＲＡＭ）２０への行アドレ
ス。

列アドレスを与えるための切換機能を有する表示メモリ
アドレス回路である。なお、図中ＡＢはこの表示メモリ
アドレス回路２３から表示メモリ２０への８ビツトのア
ドレスバスである。

２４はタイミング発生回路であり、これは第３図（ａ）
で示すような１１．４５ＭＨｚの基準クロックＣＬＫを
もとに、各種のタイミングクロック０１〜Ｃ９を発生す
るものである。こ′こで周波数１１．４５ＭＨｚは、Ｉ
　Ｔ　Ｃ＝０．１７４６．１７　Ｓ　　（水平同期パル
スの１／３６４の周期）の２倍の周波数である。２５は
５ビツトで構成され、テレビジョンの横方向の２４８画
素を８ビツトごとに３１バイトで対処するための横方向
カウンタで、常にテレビジョンの水平走査線に合せて（
実際には表示領域）　ｔｌ成されている。またこの横方
向カウンタ２５はＤＲＡＭである表示メモリ２０のリフ
レッシェ用カウンタとしての機能をも有している。２６
は表示メモリのアドレス、即ち複数の画面のアドレスを
３ビツトで制御する表示メモリアドレス制御回路であり
、これを３ビ・ノドとした理由は、容量が６４にのＤＲ
ＡＭの場合、行アドレス、列アドレス各々８ビツトで与
えるため合計で１６ビツトのアドレス情報となるが、上
記縦方向カウンタ２１，２９と横方向カウンタ２５の出
力がそれぞれ８ビツト、５ビツトであるため、（１６−
８−５）で３ビツトとなるのである。但し、１６にの場
合、行１列アドレスはそれぞれ７ビントずつとなる。な
お、この実施例の場合、最大で４画面までとなる。

２７は表示メモリ２０への行アドレスストローブ信号Ｒ
ＡＳ、列アドレスストローブ信号ＣＡＳ。

及び書込み信号Ｗ百などの制御信号を与えるための表示
メモリ制御回路、２８は８ビツトで構成され、表示メモ
リ２０と画像情報の授受を行なうメモリバスＭＢで結ば
れている表示メモリ入出力回路である。

そして本実施例では、表示メモリアドレス回路２３によ
って表示メモリ２０内に文字・図形情報と色情報・機能
ブロック情報の各画像情報が規則性を有するアドレスを
与えられて蓄えられ、読み出し時、即ち表示時には、ア
ドレス変換回路２２によって文字・図形情報のアドレス
から色情報及び機能ブロック情報が自動的にアドレス変
換されて読み出されるように構成されている。モしてさ
メモリ２０のデータを表示している時にも、表示メモリ
２０へ書込み又は読出しをある周期以上であれば任意に
行なうことができるものである。

次に動作について説明する。

まず、読出し時の表示メモリ２０からの文字・図形情報
アドレスから第１．第２の色情報（それぞれ文字・図形
色及び文字・図形背景色を含む）及び機能ブロック情報
アドレスへの変換の一例を下記第３表に示し説明する。

なお、１６進表示の場合である。

第３表ここで、この第３表は、文字・図形情報アドレス中、縦
方向のＹｏ　　（Ｌ　Ｓ　Ｂ）〜Ｙ７　　（ＭＳＢ）の
８ビア）から第１の色情報、第２の色情報、及び機能ブ
ロック情報アドレスを変換するもので、縦方向のＹ２　
　（ＬＳＢ）〜Ｙ７の６ビツトに、さらに２ビット重み
づけをし、これをＸＢＱ、ＸＢ１として８ビツト構成し
てアドレス変換したものの一例を示すものである。そし
て、０（Ｚ）、１（Ｚ）は第２図に示す列アドレスＡＯ
−Ａ７のうちのＡ６に対応している。

つまりこの第３表は、文字・図形情報アドレスが４ライ
ン変化する間、即ち縦方向の８ビットＹＯ−Ｙ７の下２
ビットｙ□、ｙ１が変化する１機能ブロックの間は、色
情報及び機能ブロック情報は同一であるという理由に基
いてアドレス変換がなされている。

例えば、２段目の最初の機能ブロックの４ラインで考察
すると、縦方向カウンタ２１に入力する８ビットＹＱ−
Ｙ７は０Ｏ１６〜０３１６であり、このときの第１の色
情報はＹ２　　（ＬＳＢ）〜Ｙ７及びＸＢＯ，ＸＢＩ　
　（ＭＳＢ）となり、ＸＢＱ、ＸＢ１にはそれぞれ“０
″を与えであることから００１６というアドレスに変換
され、機能ブロック情報は同様にしてＹ２〜Ｙ７及びＸ
ＢＱ、ＸＢｌで、ＸＢＱが“１”、ＸＢ１を１０″とし
て変換されるから４０１６となり、第２の色情報はＹ２
〜Ｙ７及びＸＢＱ、ＸＢｌでＸＢＯが０”、ＸＢｉを“
１”として変換されるため８０１６というアドレスにな
る。以下、同様の変換が行なわれる。

ところでこの第３表に示す例では、１８〜２０段目は縦
スクロール用のメモリ空間であり、２１段目は１段目、
邪ちページヘッダＰＨにキャラクタを表示させるための
メモリ空間を割り当てている。

このように、アドレス変換回路２２は上記第３表に従っ
てアドレス変換を行なうので、表示メモリ２０へ文字・
図形情報を書き込む際に、この第３表に示すような縦方
向の８ビットＹＱ−Ｙ７の縦方向のアドレスを与えて記
憶させ、読み出し時、即ち表示時に自動的に、文字・図
形情報のアドレスから第１．第２の色情報及び機能ブロ
ック情報のアドレスに変換すればよいわけである。

第２図は表示メモリ２０へのアドレスの与え方、即ち組
合わせ及び順番を説明するための図で、ＲＡＳは行アド
レス側を、ＣＡＳは列アドレス側を示したものである。

そして、ｘＱ　　（Ｌ　Ｓ　Ｂ）〜Ｘ４　　（ＭＳＢ）
は横方向ビットを示し、Ｙｏ　　（ＬＳＢ）〜Ｙ７　　
（ＭＳＢ）は縦方向８ビツトを示す。

以下、６４にビフｌ−ＤＲＡＭの場合を例にとって説明
する。

（ａ）は行アドレスＡＯ−Ａ７．列アドレスＡＯ〜Ａ７
を示したものであり、伽）は文字・図形情報を読み出す
ときのアドレスの与え方、（Ｃ１は第１．第２の色情報
及び機能ブロック情報を読み出すときのアドレスの与え
方を示したものである。

まず（ｂ）においては、行アドレスＲＡＳの行アドレス
ＡＯ〜Ａ４に横方向の５ビツトＸＯ〜Ｘ４のアドレスを
与える。そして、メモリバスは８ビツトで構成されてい
るため、横方向５ビツト（１ビツトの変化は８Ｔｃ）で
２４・８画素の情報を読み出すことができる。また残り
のＡ５．Ａ６及び列アドレスＣＡＳの列アドレスＡＯ〜
Ａ５の８ビツトには、縦方向の８ピッＩ−Ｙ２．Ｙｓ及
びＹＱ。

Ｙｌ、Ｙ４〜Ｙ７をそれぞれ与えることにより、２０４
画素（ライン）の情報を与えることができる。

また列アドレスＡ６を、文字・図形情報と第１゜第２の
色情報及び機能ブロック情報との切換ビットとし、Ｔと
いう情報を与える。そして、行アドレスＡ７及び列アド
レスＡ７には、７．７という情報を与える。この情報と
、（Ｃ１に示すα、βという情報とで、最高４画面（ペ
ージ）分の画像情報を記憶し読み出すことができる。そ
して、この（Ｃ１のアドレスは、（ｂ）のアドレスから
変換されるものである。

次に（Ｃ）においては、行アドレスＲＡＳのＡＯ〜Ａ４
及びＡ５．Ａ６には、（１））と同様にＸｏ〜Ｘ４及び
ｙ２．ｙ３を与えるが、列アドレスＣＡＳのＡＯ，ＡＩ
には、第１．第２の色情報及び機能ブロック情報を切換
えるためのＸＢＯ，ＸＢＩ　　（（Ｃ）の（イ）参照）
を与える。

このように構成できるのは、前述したように、色情報及
び機能ブロック情報が機能ブロック４（横）×４　（縦
）画素単位に変化するため、縦方向の４画素（ライン）
、即ち縦方向の８ビツトＹＯ（ＬＳＢ）〜Ｙ７の下の２
ビットｙ□、ｙｌの変化の期間は、第１．第２の色情報
及び機能ブロック情報は同一のままでよいということに
基づくものであり、ＢＴｃ内にＸＢＱ、ＸＢｊの２ビツ
トを割り当ててこれを切り換えればよい。

また、（Ｃ１における列アドレスＣＡＳのＡ２〜Ａ５は
、（ｂ）と同様に縦方向の８ビツト中の上位Ｙ４〜Ｙ７
を割り当てる。つまり、色情報及び機能ブロック情報の
場合には、縦方向が２０４／４　＝　５１となり、従っ
てＹ２〜Ｙ７の６ビツトの情報でよく、逆に横方向は２
４Ｂ／８Ｘ３＝９３であるから、ＸＯ〜Ｘ４及びＸＢＱ
、ＸＢＩの７ビツトが必要となる。そして、列アドレス
ＣＡＳのＡ６を文字図形情報か、第１．第２の色情報及
び機能ブロック情報かを切換えるビットとし、Ｚという
情報を与える（（Ｃ）の（ロ）参照）。

そして、行アドレスＲＡＳのＡＩ及び列アドレスＣＡＳ
のＡＩにα、βという情報を与え、前述のように、この
情報と（ｂ）のアドレスとを合わせて４画面分の画像情
報を記憶し、読み出すことができるようにしている。

このようにして表示メモリ２０にアドレスを与えること
により、行アドレス読み出し時は、常゛に、文字・図形
情報と第１．第２の色情報及び機能ブロック情報のアド
レスが同一のため、ページモードリードサイクルを使用
することが可能となり、列アドレス八〇の情報７又は２
で上記の情報を区別している。また、ＤＲＡＭ２０のり
フレッシュは行アドレスＡＯ−Ａ６が変わる間、つまり
走査Ｉｎ１１３本分、即ち約０．８２６ｍ５ごとにリフ
レッシュが完了することになる。

ただし、上記第２図で説明したアドレスの与え方は一例
にすぎず、列アドレスの決め方は任意でよいし、また通
Ｍ　２　ｍ　ｓであるＤＲＡＭ２０のりフレッシュ時間
を注意すれば、行アドレスも他のアドレスの組合せ及び
順番でもよいことは言うまでもない。

上記のようなアドレス変換を行なうことにより、表示メ
モリ２０にＤＲＡＭを使用する場合、読み出し時にペー
ジモードリードサイクルを使用することができる。

次に、８ＴｃをサイクルとしたＤＲＡＭのページモード
リードサイクルの一例を第３図に示し説明する。図にお
いて、８Ｔｃは８クロツク（１，４μｓ）を示したもの
であり、本実施例においては、前述のようにタイミング
発生回路２４に入力される基準クロックＣＬＫとして、
１１．４５ＭＨｚのクロックを使用している（同図（ａ
）参照）。山）は上記クロックＣＬ　Ｋ　（１１，４５
ＭＨ２）を１／２分周したものである。また、（Ｃ１，
（ｄ）はそれぞれ行アドレスストローブ信号ＲＡＳ、列
アドレスストローブ信号ＣＡＳ、（８１はＡＯ〜Ａ７、
（ｆ）は読み出された８ビツトのデータを示したもので
ある。そして、この第３図（ｆ）におけるＡは文字・図
形情報、Ｂは第１の色情報、Ｃは機能ブロック情報、Ｄ
は第２の色情報を示す。

まず、ページモードの場合、（Ｃ１に示す行アドレスス
トローブ信号ＲＡＳが一定で、（ｄ）に示す列アドレス
ストローブ信号ＣＡＳのみを変えることにより、ＤＲＡ
Ｍ２０から情報を読み出せるため、図に示すように、Ｂ
Ｔｃ内で４回、即ちＡ、Ｂ。

Ｃ，Ｄの情報を読み出すことができる。ここで、メモリ
バスは８ピントで構成しているため、８ビット×４回＝
３２ビットの画像情報を読み出すことができる。そして
、図から明らかなように、タイミング的にも余裕を持っ
て読み出せ、行アドレスストローブ信号ＲＡＳのタイミ
ング及び列アドレスストローブ信号ＣＡＳのタイミング
も何ら問題がない。

そして本実施例のようなタイミングで画像情報を読み出
した場合、第３図からも明らかなように、第２の色情ｉ
Ｄを読み出した後のＴ３〜Ｔ４期間において、行アドレ
スストローブ信号ＲＡＳ及び列アドレスストローブ信号
ＣＡＳがもう１サイクル入るだけの余裕がある。従って
このＴ３〜Ｔ４期間において、時分割制御回路３０で時
分割制御し、書込み、読出し専用の縦方向カウンタ２９
を利用して書込み又は別の情報の読出しを行なうことが
できる。

これを示したのが第３図（ｇ）、　（ｈｌ及び（１）、
　（Ｊ）である。即ち、（ｇ）に示すように、表示メモ
リ２０への書込み信号Ｗ百がＴ４期間でアクティブ状態
の時に、（ｈｌで示すように、Ｔ３〜Ｔ４期間にデータ
ＤＯ〜Ｄ７の書込みを行なうことができ、また（１１に
示すように、Ｗ百信号が非アクテイブ状態のときは、表
示メモリ２０中の任意のデータをＴ３〜Ｔ４期間でもう
一度読み出すことができる（同図（Ｊ）参照）このよう
に、所定の情報を表示中に、別の情報を読み出したり、
また書込んだりすることが可能である。

ここで、第３図（ｆ）に示す読み出された８ビツトのデ
ータＱＱ−Ｑ７のうち、第１の色情報Ｂ１機能ブロック
情報Ｃ１第２の色情報りのデータは、文字・図形情報ア
ドレスの変換の仕方により、読み出される順番及び各情
報内容は任意となることは言うまでもない。

このように、本実施例装置では、複雑な手段を用いるこ
となく、表示制御回路内に、文字・図形情報アドレスと
色情報・機能ブロック情報アドレスとを変換するための
アドレス変換回路、及び表示専用のアドレスと書込み、
読出し専用のアドレスとを時分割で切換制御する時分割
制御回路を設けるとともに、タイミング発生回路の入カ
クロソクを所定の周波数とし、表示時においても表示メ
モリへの書込み、読出しを可能としたので、次のような
多（の効果を有するものである。

まず第１に、表示制御回路の構成が容易になる。

第２に、表示メモリのメモリ空間を効率的に使用するこ
とができ、コストの低減を図ることができる。第３に、
画面表示中においても表示メモリへの書込み又は読出し
が可能なため、表示スピードが早くなる。第４に、表示
制御回路から表示メモリへの制御信号の数が少なくてす
む。第５に、上記効果を合せて、例えば表示制御回路を
ＬＳＩ化する場合は特にコストの低減を図ることができ
る。

なお、上記実施例では、符号化伝送方式文字放送受信装
置における表示メモリの書込み又は読出し及び表示中の
表示メモリからの読み出しについて説明したが、他の表
示装置においても本発明の表示メモリの表示制御回路の
方式が通用でき、上記実施例と同様の効果を奏すること
は明らかである。

〔発明の効果〕

以上のように、本発明によれば、表示制御回路内に、文
字・図形情報アドレスと色情報アドレス及び機能ブロッ
ク情報アドレスとを変換するためのアドレス変換回路と
、表示時においても表示メモリへの書込み、読出しを可
能とするための時分割制御回路及びタイミング発生回路
とを設けたので、表示制御回路の構成が容易になるとと
もに、表示メモリのメモリ空間を効率的に使用すること
ができ、コストの低減を図ることができる効果がある。

また画面表示中においても表示メモリへの書込み又は読
出しが可能なため、表示スピードが早くなる効果がある
。

【図面の簡単な説明】

第１図は本発明の一実施例による符号化伝送方式文字放
送受信装置の要部ブロック図、第２図は該装置における
アドレス変換の動作を説明するための図、第３図は該装
置の動作を説明するためのタイミングチャート図、第４
図は従来の符号化伝送方式文字放送受信装置の概略ブロ
ック図、第５図ないし第７図は従来装置の動作を説明す
るための図であり、第５図はテレビジョン上の表示画面
を示す図、第６図はＣＲＴに表示される機能ブロックを
示す図、第７図はＣＲＴに表示される最小機能ブロック
２個分を示す図である。６・・・ブラウン管（表示装置）、１０・・・表示制御
回路、２０・・・表示メモリ、２１・・・表示専用縦方
向カウンタ、２２・・・アドレス変換回路、２４・・・
タイミング発生回路、２９・・・書込み、続出し専用縦
方向カウンタ、３０・・・時分割制御回路。

Claims

【特許請求の範囲】

（１）テレビジョン放送電波の映像信号の垂直帰線消去
期間に重畳して送出される符号化伝送方式文字放送を受
信して表示装置に文字・図形画面を表示する符号化伝送
方式文字放送受信装置において、規則性を有するアドレ
スを与えられた各画像情報を記憶する表示メモリ、該表
示メモリから読み出された文字・図形情報アドレスと色
情報アドレス及び機能ブロック情報アドレスとを変換す
るためのアドレス変換回路、上記表示メモリの画像情報
を表示するための表示専用アドレスと上記表示メモリに
各画像情報の書込み又は読出しを行なうための書込み、
読出し専用アドレスを時分割で切換制御して出力する時
分割制御回路、及び画像情報の表示時に他の画像情報を
上記表示メモリへ書込み又は読出しが行なえるよう書込
み、読出しタイミングを発生するタイミング発生回路を
有し上記表示メモリへの書込み、読出しを制御する表示
制御回路と、上記表示メモリとの画像情報の授受を行な
うためメモリバスとを備えたことを特徴とする符号化伝
送方式文字放送受信装置。