JPS61163460A - マルチプロセツサシステムのデ−タ転送方式 - Google Patents
マルチプロセツサシステムのデ−タ転送方式Info
- Publication number
- JPS61163460A JPS61163460A JP400485A JP400485A JPS61163460A JP S61163460 A JPS61163460 A JP S61163460A JP 400485 A JP400485 A JP 400485A JP 400485 A JP400485 A JP 400485A JP S61163460 A JPS61163460 A JP S61163460A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- data
- module
- program
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野）
本発明は、マルチプロセッサシステムのデータ転送方式
に関するものである。
に関するものである。
〔発明の背景Ｊ
マルチプロセッサシステム方式の一つとして、各プロセ
ッサがそれぞれ固有の主記憶装置を有し、この主記憶装
置に格納されたプログラムで動作するいわゆる柔軟結合
のマルチプロセッサシステムがある。これら各プロセッ
サに対するイニシャルプログラムローディング（以下Ｉ
ＰＬと略称する）は、それぞれ固有の外部記憶装置から
独立に行われる場合には問題ないか、一つのプロセッサ
をメインプロセッサとし、他のプロセッサ群をサック−
ロセツサとし、メインプロセッサが有する外部記憶装置
からプログラムを読み出し、各サブプロセッサにプログ
ラムを供給し、ローディングを行わしめる場合かある。
ッサがそれぞれ固有の主記憶装置を有し、この主記憶装
置に格納されたプログラムで動作するいわゆる柔軟結合
のマルチプロセッサシステムがある。これら各プロセッ
サに対するイニシャルプログラムローディング（以下Ｉ
ＰＬと略称する）は、それぞれ固有の外部記憶装置から
独立に行われる場合には問題ないか、一つのプロセッサ
をメインプロセッサとし、他のプロセッサ群をサック−
ロセツサとし、メインプロセッサが有する外部記憶装置
からプログラムを読み出し、各サブプロセッサにプログ
ラムを供給し、ローディングを行わしめる場合かある。
通常メインプロセッサは、各サブプロセッサに対してプ
ログラムローディングをシリアルに行うため、プロセッ
サの数が多くなると、ＩＰＬの時間がかが９．３０分〜
１時間かかるような場合もあった。また各サブプロセッ
サに対して併。
ログラムローディングをシリアルに行うため、プロセッ
サの数が多くなると、ＩＰＬの時間がかが９．３０分〜
１時間かかるような場合もあった。また各サブプロセッ
サに対して併。
行してＩＰＬを行うようにしたマルチプロセッサシステ
ムもあるが、各サブプロセッサに必要なプログラムやデ
ータが各サブプロセッサの主記憶装置に確実に収納され
たかどうかチェックするようなシステムはみられない。
ムもあるが、各サブプロセッサに必要なプログラムやデ
ータが各サブプロセッサの主記憶装置に確実に収納され
たかどうかチェックするようなシステムはみられない。
なおマルチプロセッサシステムにおけるＩＰＬの例とし
ては、たとえば特開昭５８−１６９２７９号公報の技術
などがある。
ては、たとえば特開昭５８−１６９２７９号公報の技術
などがある。
（発明の目的〕
不発明は、マルチプロセッサシステムの各プロセッサへ
のデータ転送を併行して行わしめて所要時間を短縮し、
かつ確実にデータ転送されたことをチェックできるよう
なデータ転送方式を提供することにある。
のデータ転送を併行して行わしめて所要時間を短縮し、
かつ確実にデータ転送されたことをチェックできるよう
なデータ転送方式を提供することにある。
（発明の概要）
本発明は、送信側プロセッサが受信側プロセッサをして
強制的にデータを取り込める状態にして、共通の伝送路
を介して回報的にデータ転送を行った後、各々の受信側
プロセッサについて上記データ転送が正常に行われたか
否かを検出し、正常な受信側プロセッサについては上記
状態を解除し異常が検出された受信側プロセッサについ
ては上記状態を保持したまま再度同一データを転送する
マルチプロセッサシステムのデータ転送方式を特徴とす
る。
強制的にデータを取り込める状態にして、共通の伝送路
を介して回報的にデータ転送を行った後、各々の受信側
プロセッサについて上記データ転送が正常に行われたか
否かを検出し、正常な受信側プロセッサについては上記
状態を解除し異常が検出された受信側プロセッサについ
ては上記状態を保持したまま再度同一データを転送する
マルチプロセッサシステムのデータ転送方式を特徴とす
る。
以下本発明の一実施例を第１図〜第３図により説明する
。第１図は、本発明を適用したマルチプロセッサシステ
ムのブロック図でメジ、１および２はマルチプロセッサ
システムを構成スるグロセノナモジュールでＪ）！：Ｊ
１１は他のモジュール全体を制御監視するメインモジニ
ール、２はメインモジュール１０制御下にあるサブモジ
ュール、３は七ジュール間に信号を伝送するハス、４は
バス６上にデータを送出またはハス６からのデータを取
り込む制御を行うバスコントローラ、５はマイクロプロ
セッサ、６はプログラムおよびデータの蓄積を行うメモ
リ、７は本システムに接続する端末または通信回線の制
御を行うＩ／◇コントローラ、８はＩ１０コントロー２
の１種であるディスクコントローラ、９はメインモジュ
ール１およびサブモジュール２のプログラムおよび局デ
ータを蓄積している磁気ディスク装置である。第２図は
、サブモジュール２のブロック図でｉ５．１３．１４お
よび１５はバスコントローラ４が保有するフラグである
。第３図は、メインモジュール１からサブモジュール２
に転送されるプログラムの構成を階層的に示した図でる
る。１０はすべてのサブモジュールで便用される共通プ
ログラム、１１は接続される端末または通信回線の制御
手順を実行する手順プログラム、１２はサブモジュール
に接続される端末および回線についての制御情報を与え
る固有の局データである。
。第１図は、本発明を適用したマルチプロセッサシステ
ムのブロック図でメジ、１および２はマルチプロセッサ
システムを構成スるグロセノナモジュールでＪ）！：Ｊ
１１は他のモジュール全体を制御監視するメインモジニ
ール、２はメインモジュール１０制御下にあるサブモジ
ュール、３は七ジュール間に信号を伝送するハス、４は
バス６上にデータを送出またはハス６からのデータを取
り込む制御を行うバスコントローラ、５はマイクロプロ
セッサ、６はプログラムおよびデータの蓄積を行うメモ
リ、７は本システムに接続する端末または通信回線の制
御を行うＩ／◇コントローラ、８はＩ１０コントロー２
の１種であるディスクコントローラ、９はメインモジュ
ール１およびサブモジュール２のプログラムおよび局デ
ータを蓄積している磁気ディスク装置である。第２図は
、サブモジュール２のブロック図でｉ５．１３．１４お
よび１５はバスコントローラ４が保有するフラグである
。第３図は、メインモジュール１からサブモジュール２
に転送されるプログラムの構成を階層的に示した図でる
る。１０はすべてのサブモジュールで便用される共通プ
ログラム、１１は接続される端末または通信回線の制御
手順を実行する手順プログラム、１２はサブモジュール
に接続される端末および回線についての制御情報を与え
る固有の局データである。
次に第１図、第２図および第３図を用いて、本実施例を
ＩＰＬに適用した場合について説明する。各サブモジュ
ール内にローディングされるプログラム構成は、第３図
に示すように、各かのサブモジュール群に共通な手順プ
ログラム１１および各サブモジ畢−ルごとに異る局デー
タプログラム１２から構成されている。メインモジュー
ル１は、ディスクコントローラ８の制御の下に磁気ディ
スク装置９円のメインモジニール用制御プログラムをメ
インモジュール円のメモリ６にローディングする。メイ
ンモジュール１のプログラムローディングが完了すると
、メインモジュール１のプロセッサ５がスタートし、サ
ブモジュール２のプログラムを磁気ディスク装置９から
各サブモジュール２０メモリ６に、次に説明する手順に
よジローディング開始する。
ＩＰＬに適用した場合について説明する。各サブモジュ
ール内にローディングされるプログラム構成は、第３図
に示すように、各かのサブモジュール群に共通な手順プ
ログラム１１および各サブモジ畢−ルごとに異る局デー
タプログラム１２から構成されている。メインモジュー
ル１は、ディスクコントローラ８の制御の下に磁気ディ
スク装置９円のメインモジニール用制御プログラムをメ
インモジュール円のメモリ６にローディングする。メイ
ンモジュール１のプログラムローディングが完了すると
、メインモジュール１のプロセッサ５がスタートし、サ
ブモジュール２のプログラムを磁気ディスク装置９から
各サブモジュール２０メモリ６に、次に説明する手順に
よジローディング開始する。
メインモジュール１のプロセッサ５は磁気ディスク装置
９から共通プログラム１０をメインモジニール１のメモ
リ６に移し、次にメインモジュール１のバスコントロー
ラ４を介してサブモジュール２の共通プログラムローデ
ィングフラグ１３を１′とし、メインモジュール１０メ
モリ６から共通プログラム１０をバスコントローラ４を
介して・・〜３に送プ出す＜ノ各すブモジ＝−ル２は、
自身のバスコントローラ４を介してこの共通プログラム
１０を併行して取り込み、メモリ６にローディングする
。このようにして、すべてのサブモジニールの７２グ１
３を１１とすることによって、各サブモジュールを強制
的にデータを取り込める状態にし、この状態の下で共通
プログラム１０を回報的に転送するのである。メインモ
ジュール１のプロセラ？５は共通プログラム１０の送出
完了後、各々のサブモジュール２のメモリ６の一部エリ
アをバス３経出で読み取り、サブモジュール２の共通プ
ログラム１０のローディングが正常１こ行われたか否か
をチェックする。
９から共通プログラム１０をメインモジニール１のメモ
リ６に移し、次にメインモジュール１のバスコントロー
ラ４を介してサブモジュール２の共通プログラムローデ
ィングフラグ１３を１′とし、メインモジュール１０メ
モリ６から共通プログラム１０をバスコントローラ４を
介して・・〜３に送プ出す＜ノ各すブモジ＝−ル２は、
自身のバスコントローラ４を介してこの共通プログラム
１０を併行して取り込み、メモリ６にローディングする
。このようにして、すべてのサブモジニールの７２グ１
３を１１とすることによって、各サブモジュールを強制
的にデータを取り込める状態にし、この状態の下で共通
プログラム１０を回報的に転送するのである。メインモ
ジュール１のプロセラ？５は共通プログラム１０の送出
完了後、各々のサブモジュール２のメモリ６の一部エリ
アをバス３経出で読み取り、サブモジュール２の共通プ
ログラム１０のローディングが正常１こ行われたか否か
をチェックする。
正常の場合には、メインモジュール１はサブモジュール
２のバスコントローラ４の７ラグ１３を’ｏ Ｉとする
。異常の場合は１′のままとしておく。
２のバスコントローラ４の７ラグ１３を’ｏ Ｉとする
。異常の場合は１′のままとしておく。
次に手順プログラム１１を磁気ディスク装置９からメイ
ンモジュール１のメモリ６に移し、ローディンクスヘキ
サブモジュールのバスコントローラの７ラグ１４を１′
とし、上記共通プログラム１０のローディングと同様な
手順でローディングおよびチェックを行う。正常であれ
ばサブモジュール２の７ラグ１４を１０′とする。次に
局データ１２について上記と同様の手順でローディング
を行う。全てのサブモジュール２について共通プログラ
ム１０２手順プログラム１１および局データ１２をロー
ディングした後、メインモジュール１のプロセッサ５は
各サブモジュール２のフラグ１５ 、１４ 、１５を読
み取）、ローディングが正常か異常かをチェックし異常
のサブモジュールにつイテは、プログラムの再ローディ
ングを行う。
ンモジュール１のメモリ６に移し、ローディンクスヘキ
サブモジュールのバスコントローラの７ラグ１４を１′
とし、上記共通プログラム１０のローディングと同様な
手順でローディングおよびチェックを行う。正常であれ
ばサブモジュール２の７ラグ１４を１０′とする。次に
局データ１２について上記と同様の手順でローディング
を行う。全てのサブモジュール２について共通プログラ
ム１０２手順プログラム１１および局データ１２をロー
ディングした後、メインモジュール１のプロセッサ５は
各サブモジュール２のフラグ１５ 、１４ 、１５を読
み取）、ローディングが正常か異常かをチェックし異常
のサブモジュールにつイテは、プログラムの再ローディ
ングを行う。
なおＩＰＬ後のプログラム実行開始方法は公知であるか
ら、詳細説明しない。
ら、詳細説明しない。
本実施例ではイニシャルプログラムローディングの例で
説明したが、一般にどのようなデータについても同じ方
式でモジュール間の転送が行えることは明らかである。
説明したが、一般にどのようなデータについても同じ方
式でモジュール間の転送が行えることは明らかである。
またモジュール間の伝送路はバス形式の伝送路でなく、
他の形式の伝送路であってもよい。また上記実施例は、
サブモジュール２に対するプログラムローディングが正
常か否かをチェックする際、メインモジュール１がサブ
モジュール２０メモリ６の一部エリアを読み取ってチェ
ックしたが、他の方式によってチェックしてもよい。た
とえばサブモジュール２にプログラムをローディングし
た後、サブモジュール２自身がテストルーチンによって
当該プログラムをチェックし、所定時間内にその結果を
メインモジュール１に報告するような方式でもよい。
他の形式の伝送路であってもよい。また上記実施例は、
サブモジュール２に対するプログラムローディングが正
常か否かをチェックする際、メインモジュール１がサブ
モジュール２０メモリ６の一部エリアを読み取ってチェ
ックしたが、他の方式によってチェックしてもよい。た
とえばサブモジュール２にプログラムをローディングし
た後、サブモジュール２自身がテストルーチンによって
当該プログラムをチェックし、所定時間内にその結果を
メインモジュール１に報告するような方式でもよい。
〔発明の効果、１
本発明によれば、マルチプロセッサシステムの各プロセ
ッサへのデータ転送を併行して行わしめてその所要時間
を短縮しかつ確実にデータ転送されたことをチェックで
きるという効果がある。
ッサへのデータ転送を併行して行わしめてその所要時間
を短縮しかつ確実にデータ転送されたことをチェックで
きるという効果がある。
Ｍ１１１ｔマルチプロセッサシステムのブロック図、第
２図はサブモジニールのブロック図、第５図は転送され
るプログラムの構成を示す図である。 １・・・・メインモジュール、２・・・サブモジュール
、３・・・バス、 ４・・・バスコントロ
ーラ、５・・・マイクロプロセッサ、６・・・メモリ、
１３ 、１４ 、１５・・・フラグ。 第 ） 国 躬 ２Ｉ！１
２図はサブモジニールのブロック図、第５図は転送され
るプログラムの構成を示す図である。 １・・・・メインモジュール、２・・・サブモジュール
、３・・・バス、 ４・・・バスコントロ
ーラ、５・・・マイクロプロセッサ、６・・・メモリ、
１３ 、１４ 、１５・・・フラグ。 第 ） 国 躬 ２Ｉ！１
Claims (1)
- 各々計算機と記憶装置とを備えたプロセッサが複数個、
共通の伝送路によって互に結合されており、送信側のプ
ロセッサの記憶装置から他の少なくとも１台の受信側プ
ロセッサの記憶装置に対して併行してデータを転送する
マルチプロセッサシステムにおいて、前記送信側プロセ
ッサは前記受信側プロセッサをして強制的にデータを取
り込める状態にして、同報的に前記データ転送を行った
後、各々の受信側プロセッサについて前記データ転送が
正常に行われたか否かを検出し、正常な受信側プロセッ
サについては前記状態を解除し異常が検出された受信側
プロセッサについては前記状態を保持したまま再度同一
データを転送することを特徴とするマルチプロセッサシ
ステムのデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP400485A JPS61163460A (ja) | 1985-01-16 | 1985-01-16 | マルチプロセツサシステムのデ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP400485A JPS61163460A (ja) | 1985-01-16 | 1985-01-16 | マルチプロセツサシステムのデ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61163460A true JPS61163460A (ja) | 1986-07-24 |
Family
ID=11572840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP400485A Pending JPS61163460A (ja) | 1985-01-16 | 1985-01-16 | マルチプロセツサシステムのデ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61163460A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02288941A (ja) * | 1988-05-20 | 1990-11-28 | Fuji Electric Co Ltd | 複数処理装置へのシステムデータ設定，変更方法 |
| US6598160B1 (en) | 1999-07-15 | 2003-07-22 | Fujitsu Limited | IPL system applied to a multiprocessor system |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4918547A (ja) * | 1972-06-13 | 1974-02-19 | ||
| JPS5730012A (en) * | 1980-07-30 | 1982-02-18 | Fujitsu Ltd | Program loading system |
| JPS57197640A (en) * | 1981-05-29 | 1982-12-03 | Hitachi Ltd | Loading method of terminal program |
| JPS59127153A (ja) * | 1982-12-28 | 1984-07-21 | Fujitsu Ltd | プログラム・ロ−デイング処理方式 |
-
1985
- 1985-01-16 JP JP400485A patent/JPS61163460A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4918547A (ja) * | 1972-06-13 | 1974-02-19 | ||
| JPS5730012A (en) * | 1980-07-30 | 1982-02-18 | Fujitsu Ltd | Program loading system |
| JPS57197640A (en) * | 1981-05-29 | 1982-12-03 | Hitachi Ltd | Loading method of terminal program |
| JPS59127153A (ja) * | 1982-12-28 | 1984-07-21 | Fujitsu Ltd | プログラム・ロ−デイング処理方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02288941A (ja) * | 1988-05-20 | 1990-11-28 | Fuji Electric Co Ltd | 複数処理装置へのシステムデータ設定，変更方法 |
| US6598160B1 (en) | 1999-07-15 | 2003-07-22 | Fujitsu Limited | IPL system applied to a multiprocessor system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0497380B1 (en) | Microcomputer having a watchdog timer | |
| US4941087A (en) | System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations | |
| JPH01154242A (ja) | 二重ゾーンの耐欠陥コンピュータシステム | |
| JPS58501294A (ja) | 記憶装置直接アクセス装置のための拡張アドレシング装置及び方法 | |
| JPS61163460A (ja) | マルチプロセツサシステムのデ−タ転送方式 | |
| CA2002966C (en) | Method of checking test program in duplex processing apparatus | |
| JPS6158858B2 (ja) | ||
| JP2698074B2 (ja) | マルチプロセッサシステムにおけるプロセッサの局データ変更方法 | |
| CA1269141A (en) | Task synchronization arrangement and method for remote duplex processors | |
| JPH03175770A (ja) | 並行データ試験方法 | |
| JPS59109931A (ja) | 集中管理システムにおける定数デ−タ転送方法 | |
| JPS5987527A (ja) | 初期プログラムロ−ド方式 | |
| JP3324484B2 (ja) | ファイル共有システム、排他制御方法、排他制御処理プログラムを記録した記録媒体 | |
| JPS63273155A (ja) | 共有記憶装置の制御方式 | |
| Dieterich et al. | A compatible airborne multiprocessor | |
| IE46833B1 (en) | Improved control system for a switching system | |
| JPH03100836A (ja) | 障害診断処理システム | |
| JPS60250452A (ja) | 通信制御処理装置の共有ｎｃｐロ−ド・ダンプ問合わせ方式 | |
| JPH01319854A (ja) | 疎結合マルチプロセッサ試験方式 | |
| JPS61224052A (ja) | デ−タ保証方式 | |
| JPS6136861A (ja) | 記憶装置 | |
| JPS6188351A (ja) | プログラムロ−ド方式 | |
| JPS62200447A (ja) | デ−タ通信処理方式 | |
| JPS60220416A (ja) | 情報処理システム初期化方式 | |
| JPH0247723A (ja) | マイクロプログラム制御装置 |