JPS6116352A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6116352A JPS6116352A JP59124894A JP12489484A JPS6116352A JP S6116352 A JPS6116352 A JP S6116352A JP 59124894 A JP59124894 A JP 59124894A JP 12489484 A JP12489484 A JP 12489484A JP S6116352 A JPS6116352 A JP S6116352A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- bootstrap
- loader
- main memory
- ipl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に係わり、特に異なる複数のＯＳ
の中から必要に応じて１つのＯ３を選択して処理を行う
場合のＯＳＺ択を簡単化した情報処理装置に関する。
の中から必要に応じて１つのＯ３を選択して処理を行う
場合のＯＳＺ択を簡単化した情報処理装置に関する。
通常、Ｏ３（オペレーテインクシステＪ、）が改訂され
た場合に、旧ＯＳのもとて走行していた応用プログラム
は改訂された新ＯＳのもとては走行できないことが多い
。このような場合、旧ＯＳによる応用プロクラムか新Ｏ
３用に修正されない間は、新旧側Ｏ３のそれぞれの応用
プロゲラＪ、が共存することになり、応用プログラムこ
とに新旧いずれのＯ３を使用するのか、刊用者あるいは
オペレータが選択しな＋Ｊれはならなかった。同様なこ
とは、ある特別なＯＳのもとてしか動かずことができな
い応用プロクラムを使用したい場合にも生しろ。
た場合に、旧ＯＳのもとて走行していた応用プログラム
は改訂された新ＯＳのもとては走行できないことが多い
。このような場合、旧ＯＳによる応用プロクラムか新Ｏ
３用に修正されない間は、新旧側Ｏ３のそれぞれの応用
プロゲラＪ、が共存することになり、応用プログラムこ
とに新旧いずれのＯ３を使用するのか、刊用者あるいは
オペレータが選択しな＋Ｊれはならなかった。同様なこ
とは、ある特別なＯＳのもとてしか動かずことができな
い応用プロクラムを使用したい場合にも生しろ。
従来、異なる複数のＯＳを同一 ノステム内で使用する
場合には、第２図に新旧２つのＯＳの場合について例示
しであるように、各Ｏ３１，２を別個の外部記４９媒体
、たとえはティスフ３，４に格納しておき、あるＯＳを
たとえは旧Ｏ３Ｉを使用したい場合には、そのＯ３が格
納されているディスク３を選択し、旧Ｏ３Ｉを主メモリ
５へＩＰＬ（初期プログラムローディング）しなければ
ならなかった。このため、処理上ＯＳの切り換えをたび
たび行う場合には、その都度煩わしい操作が必要となる
という問題があった。
場合には、第２図に新旧２つのＯＳの場合について例示
しであるように、各Ｏ３１，２を別個の外部記４９媒体
、たとえはティスフ３，４に格納しておき、あるＯＳを
たとえは旧Ｏ３Ｉを使用したい場合には、そのＯ３が格
納されているディスク３を選択し、旧Ｏ３Ｉを主メモリ
５へＩＰＬ（初期プログラムローディング）しなければ
ならなかった。このため、処理上ＯＳの切り換えをたび
たび行う場合には、その都度煩わしい操作が必要となる
という問題があった。
Ｃ問題点を解決するための手段〕
本発明は、情報処理装置においてＯＳを選択する場合に
、外部記憶媒体の選択を不要にして操作を簡単化するも
ので、その手段は、同一システム内に複数の異なるＯＳ
を有する情報処理装置にして、該複数のＯＳがそれぞれ
所定の位置に格納されている単一の記憶媒体手段と３使
用するＯＳを外部から指定するスイッチ手段と、Ｏ３の
ＩＰＬ時に前記スイッチ手段を参照して指定されている
ＯＳを前記単一の記憶媒体手段の所定の位置から読み出
して主記憶へロードする手段とをそなえていることを特
徴としている。
、外部記憶媒体の選択を不要にして操作を簡単化するも
ので、その手段は、同一システム内に複数の異なるＯＳ
を有する情報処理装置にして、該複数のＯＳがそれぞれ
所定の位置に格納されている単一の記憶媒体手段と３使
用するＯＳを外部から指定するスイッチ手段と、Ｏ３の
ＩＰＬ時に前記スイッチ手段を参照して指定されている
ＯＳを前記単一の記憶媒体手段の所定の位置から読み出
して主記憶へロードする手段とをそなえていることを特
徴としている。
本発明の手段により、システム内で使用される可能性の
あるＯＳは全て１つの外部記憶媒体に一緒に格納されて
いるので、ＯＳ切り換えにともなう外部記憶媒体の切り
換えは生じない。またＯＳの指定は簡単なスイッチ設定
操作で達成でき、その識別はＩＰＬ時に使用するローダ
あるいはブートストラップに行わせることにより、目的
のＯ３が自動的にローディングされる。
あるＯＳは全て１つの外部記憶媒体に一緒に格納されて
いるので、ＯＳ切り換えにともなう外部記憶媒体の切り
換えは生じない。またＯＳの指定は簡単なスイッチ設定
操作で達成でき、その識別はＩＰＬ時に使用するローダ
あるいはブートストラップに行わせることにより、目的
のＯ３が自動的にローディングされる。
以下に１本発明の詳細を２つの代表的な実施例にしたが
って説明する。ここ七は簡単化のため。
って説明する。ここ七は簡単化のため。
対象とするＯＳは２種類とし、ＵＮＩＯ３Ｆ４゜ＵＮＩ
Ｏ３Ｆ５とする。なお以後においてはそれぞれＦ４．Ｆ
５と略称する。
Ｏ３Ｆ５とする。なお以後においてはそれぞれＦ４．Ｆ
５と略称する。
まずＯ３が単一なシステムにおける基本的なＩＰＬの手
順について説明する。
順について説明する。
■ はしめに、システムの使用を開始するため電源を投
入する。電源投入検出回路によりハードチェックプログ
ラムが起動され、初期診断が実行される。
入する。電源投入検出回路によりハードチェックプログ
ラムが起動され、初期診断が実行される。
■ Ｏで異常がなけれは、命令実行に必要な制御用のマ
イクロプログラムをロードするためのブートストラップ
（ここではマイクロプログラムローダと呼ぶ）をロード
する。
イクロプログラムをロードするためのブートストラップ
（ここではマイクロプログラムローダと呼ぶ）をロード
する。
■ マイクロプログラムローダを用いてマイクロプログ
ラムをロードする。
ラムをロードする。
■ マイクロプログラムを用いてＯＳをＩＰＬするため
のブートストラップ（ここではＯＳブートストラップと
呼ぶ）をロートする。
のブートストラップ（ここではＯＳブートストラップと
呼ぶ）をロートする。
■ ＯＳブートストラップを用いて目的のＯ３をロード
する。
する。
第３図は、上記したＩＰＬ手順による処理を図示したも
のである。図中、７はＤＡＳＤ （直接アクセス装置）
、８は主メモリ、９はマイクロプログラムローダ、１０
はマイクロプログラム、１１はＯＳブートストラップ、
１２はＯＳを示し、■乃至■は上記した手順の各ステッ
プを表している。
のである。図中、７はＤＡＳＤ （直接アクセス装置）
、８は主メモリ、９はマイクロプログラムローダ、１０
はマイクロプログラム、１１はＯＳブートストラップ、
１２はＯＳを示し、■乃至■は上記した手順の各ステッ
プを表している。
次に第３Ｍの基本的なＩＰＬ手順を前提として。
本発明の第１の実施例を第１図に示す。
第１図において、７はＤＡＳＤ、８は主メモリ。
９はＦ４／Ｆ５共用のマイクロプログラムローダ。
１０ａはＦ４マイクロプログラム、１０ｂはＦ５マイク
ロプログラム、１１ａはＦ４ブートス１−ランプ、ｌｌ
ｂはＦ５ブートストラップ、１２ａはＦ４−ＯＳ，１２
ｂはＦ５−ＯＳ，１３はＯＳ指定スイッチでａ側はＦ４
指定、ｂはＦ５指定を表す。また■′乃至■′は、第３
図におけるＩＰＬ手順の■乃至■に対応するものである
。以下順番に説明する。
ロプログラム、１１ａはＦ４ブートス１−ランプ、ｌｌ
ｂはＦ５ブートストラップ、１２ａはＦ４−ＯＳ，１２
ｂはＦ５−ＯＳ，１３はＯＳ指定スイッチでａ側はＦ４
指定、ｂはＦ５指定を表す。また■′乃至■′は、第３
図におけるＩＰＬ手順の■乃至■に対応するものである
。以下順番に説明する。
■′電源投入後、Ｆ４／Ｆ５共用のマイクロプログラム
ローダ９を主メモリ８ヘロードする。
ローダ９を主メモリ８ヘロードする。
■′マイクロプログラムローダ９は、ＯＳ指定スイッチ
１３の設″）ピ位置を読み出し、ａ”ならばＦ４マイク
ロプログラム１０ａを主メモリ８ヘロードし、ｂ ”な
らばＦ５マイクロプログラム１０ｂを主メモリ８ヘロー
ドする。図示の例ではＯ３指定スイッチ１３がａ”側に
設定されているので、Ｆ４マイクロプログラム１゜ａが
ロードされる。
１３の設″）ピ位置を読み出し、ａ”ならばＦ４マイク
ロプログラム１０ａを主メモリ８ヘロードし、ｂ ”な
らばＦ５マイクロプログラム１０ｂを主メモリ８ヘロー
ドする。図示の例ではＯ３指定スイッチ１３がａ”側に
設定されているので、Ｆ４マイクロプログラム１゜ａが
ロードされる。
■’Ｆ４マイクロプロクラム１０ａには、Ｆ４ブートス
トラップｌｌａの格納位置が予め書き込まれており、こ
れを用いてＦ４ブートスドラ・ノブｌｌａをロードする
。他方、Ｆ５マイクロプログラム１０ｂにはＦ５ブート
ストラップ１１ｂの格納位置が予め書き込まれており、
ＯＳ指定スイッチ１３が“ｂ”側に設定されているなら
ば、Ｆ５ブートストラップ↓１ｂがロードされる。
トラップｌｌａの格納位置が予め書き込まれており、こ
れを用いてＦ４ブートスドラ・ノブｌｌａをロードする
。他方、Ｆ５マイクロプログラム１０ｂにはＦ５ブート
ストラップ１１ｂの格納位置が予め書き込まれており、
ＯＳ指定スイッチ１３が“ｂ”側に設定されているなら
ば、Ｆ５ブートストラップ↓１ｂがロードされる。
■’Ｆ４ブートストラップｌｌａには、予めＦ４−Ｏ３
１２ａの格納位置が書き込まれており。
１２ａの格納位置が書き込まれており。
これを用いてＦ４−Ｏ３をＩＰＬする。他方。
Ｆ５ブートストラップｌｌｂには、予めＦ５−Ｏ３１２
ｂの格納位置が書き込まれているので。
ｂの格納位置が書き込まれているので。
先にＦ５ブートストラップがロードされていれば、Ｆ５
−ＯＳがＩＰＬされる。
−ＯＳがＩＰＬされる。
このようにして、主メモリ８には、Ｆ４／Ｆ、５共用の
マイクロプログラムローダ９．Ｆ４マイクロプログラム
１０ａ、Ｆ４ブートストラップ１１ａ、Ｆ４−Ｏ３１２
ａが順次ロードさレル。
マイクロプログラムローダ９．Ｆ４マイクロプログラム
１０ａ、Ｆ４ブートストラップ１１ａ、Ｆ４−Ｏ３１２
ａが順次ロードさレル。
次に２本発明の第２の実施例を第４図に示す。
第１図に示した第１の実施例は、マイクロプログラムロ
ーダがＯ３指定スイッチの状態を識別して、以後のＩＰ
Ｌ、手順をＦ４の場合とＦ５の場合とに分岐させたが、
第２の実施例では、マイクロプログラムローダをＦ４用
とＦ５用として２つ設け、そのうちのいずれをロードす
るかにより以後の手順を分岐させるものである。
ーダがＯ３指定スイッチの状態を識別して、以後のＩＰ
Ｌ、手順をＦ４の場合とＦ５の場合とに分岐させたが、
第２の実施例では、マイクロプログラムローダをＦ４用
とＦ５用として２つ設け、そのうちのいずれをロードす
るかにより以後の手順を分岐させるものである。
第４図において、９ａはＦ４マイクロプログラムローダ
、９ｂはＦ５マイクロプログラムローダ。
、９ｂはＦ５マイクロプログラムローダ。
他参照番号は第１図に示されているものと共通である。
同様に１手順のステップ■”乃至■“は。
■乃至■と対応している。以下、ＯＳ指定スイッチ１３
が゛ｂ′′側、すなわちＦ５側に設定されている場合の
Ｉ Ｐ Ｌ手順について簡単に述べる。
が゛ｂ′′側、すなわちＦ５側に設定されている場合の
Ｉ Ｐ Ｌ手順について簡単に述べる。
■″電源投入後にＯＳ指定スイッチ１３を参照し。
その位置にしたがってロードすべきマイクロプログラム
ロータを選択する。図示の例ではスイッチがｂ”側にあ
るのでＦ５マイクロプログラムローダ９ｂを選択し、ロ
ードする。
ロータを選択する。図示の例ではスイッチがｂ”側にあ
るのでＦ５マイクロプログラムローダ９ｂを選択し、ロ
ードする。
■”Ｆ５マイクロプログラムローダ９ｂに基づいて、Ｆ
５マイクロプログラム１０ｂをロードする。
５マイクロプログラム１０ｂをロードする。
■“Ｆ５マイクロプログラム１０ｂに基づいて５Ｆ５ブ
ートストラツプｌｌｂをロードする。
ートストラツプｌｌｂをロードする。
■“Ｆ５ブートストラップ１１′ｂに基づいてＦ５−Ｏ
３１２ｂをＩＰＬする。
３１２ｂをＩＰＬする。
以上の手順により、主メモリ８にば、Ｆ５マイクロプロ
グラムローダ９ｂ、Ｆ５マイクロプログラム１０ｂ、Ｆ
５ブートストラップ１１ｂ、Ｆ５−ＯＳ１２ｂがそれぞ
れロードされる。
グラムローダ９ｂ、Ｆ５マイクロプログラム１０ｂ、Ｆ
５ブートストラップ１１ｂ、Ｆ５−ＯＳ１２ｂがそれぞ
れロードされる。
このようにして、Ｏ３指定スイッチ１３を多接点のロー
ダスイッチなどで構成することにより。
ダスイッチなどで構成することにより。
任意数のＯＳについて９本発明を適用することができる
。
。
本発明によれば、同一システム構成のままで新Ｏ３への
移行を簡単に行うことができ、移行期間中における新Ｏ
Ｓの切り換え使用が容易であるため、システムの処理効
率を向上させることができ
移行を簡単に行うことができ、移行期間中における新Ｏ
Ｓの切り換え使用が容易であるため、システムの処理効
率を向上させることができ
第１図は本発明の１実施例の説明図２第２図は従来例の
説明図、第３図はＩ Ｐ Ｌの手順の説明図。 第４図は本発明の他の実施例の説明図である。 図中、７はＤΔＳＤ、８は主メモリ、９はＦ４／Ｆ５共
用のマイイノ０プログラムローク、１０ａはＦ４マイク
ロプログラム、１０ｂはＦ５マイクロプログラム、１１
．ＩばＦ４ブートストラップ。 １１ｂはＦ５ブートストラップ、】２ａはＦ４−Ｏ３，
１２ｂはＦ５−Ｏ３，１３はＯＳ指定スイッチを示す。
説明図、第３図はＩ Ｐ Ｌの手順の説明図。 第４図は本発明の他の実施例の説明図である。 図中、７はＤΔＳＤ、８は主メモリ、９はＦ４／Ｆ５共
用のマイイノ０プログラムローク、１０ａはＦ４マイク
ロプログラム、１０ｂはＦ５マイクロプログラム、１１
．ＩばＦ４ブートストラップ。 １１ｂはＦ５ブートストラップ、】２ａはＦ４−Ｏ３，
１２ｂはＦ５−Ｏ３，１３はＯＳ指定スイッチを示す。
Claims (1)
- 同一システム内に複数の異なるＯＳを有する情報処理装
置にして、該複数のＯＳがそれぞれ所定の位置に格納さ
れている単一の記憶媒体手段と、使用するＯＳを外部か
ら指定するスイッチ手段と、ＯＳのＩＰＬ時に前記スイ
ッチ手段を参照して指定されているＯＳを前記単一の記
憶媒体手段の所定の位置から読み出して主記憶へロード
する手段とをそなえていることを特徴とする情報処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59124894A JPS6116352A (ja) | 1984-06-18 | 1984-06-18 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59124894A JPS6116352A (ja) | 1984-06-18 | 1984-06-18 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6116352A true JPS6116352A (ja) | 1986-01-24 |
Family
ID=14896733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59124894A Pending JPS6116352A (ja) | 1984-06-18 | 1984-06-18 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6116352A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62221055A (ja) * | 1986-03-20 | 1987-09-29 | Fuji Electric Co Ltd | 情報処理装置におけるイニシヤルプログラムロ−ド方式 |
| JPS62295154A (ja) * | 1986-04-28 | 1987-12-22 | Sanyo Electric Co Ltd | イニシヤルプログラムロ−ド方式 |
| JPH05127876A (ja) * | 1990-03-22 | 1993-05-25 | Internatl Business Mach Corp <Ibm> | コンピユータシステム |
| JPH0789491A (ja) * | 1993-09-09 | 1995-04-04 | Dalnevostoch Gos Morskaya Akad Im Admirala Gi Nevelskogo | 訓練兼運行船用動力装置 |
| JPH07319707A (ja) * | 1994-05-30 | 1995-12-08 | Nec Commun Syst Ltd | Ｉｐｌファイル指定方式 |
| US6327653B1 (en) * | 1995-11-07 | 2001-12-04 | Samsung Electronics Co., Ltd. | Technique for easily changing operating systems of a digital computer system using at least two pushbuttons |
| JP5458574B2 (ja) * | 2006-06-27 | 2014-04-02 | 日本電気株式会社 | マルチプロセッサシステム、マルチプロセッサシステムを使用した携帯端末 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57113126A (en) * | 1980-12-29 | 1982-07-14 | Fujitsu Ltd | Microcomputer with plural ipl modes |
| JPS58205259A (ja) * | 1982-05-25 | 1983-11-30 | Taiko Denki Seisakusho:Kk | 一つの補助記憶装置に複数のｏｓを常駐させたコンピユ−タシステム |
-
1984
- 1984-06-18 JP JP59124894A patent/JPS6116352A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57113126A (en) * | 1980-12-29 | 1982-07-14 | Fujitsu Ltd | Microcomputer with plural ipl modes |
| JPS58205259A (ja) * | 1982-05-25 | 1983-11-30 | Taiko Denki Seisakusho:Kk | 一つの補助記憶装置に複数のｏｓを常駐させたコンピユ−タシステム |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62221055A (ja) * | 1986-03-20 | 1987-09-29 | Fuji Electric Co Ltd | 情報処理装置におけるイニシヤルプログラムロ−ド方式 |
| JPS62295154A (ja) * | 1986-04-28 | 1987-12-22 | Sanyo Electric Co Ltd | イニシヤルプログラムロ−ド方式 |
| JPH05127876A (ja) * | 1990-03-22 | 1993-05-25 | Internatl Business Mach Corp <Ibm> | コンピユータシステム |
| JPH0789491A (ja) * | 1993-09-09 | 1995-04-04 | Dalnevostoch Gos Morskaya Akad Im Admirala Gi Nevelskogo | 訓練兼運行船用動力装置 |
| JPH07319707A (ja) * | 1994-05-30 | 1995-12-08 | Nec Commun Syst Ltd | Ｉｐｌファイル指定方式 |
| US6327653B1 (en) * | 1995-11-07 | 2001-12-04 | Samsung Electronics Co., Ltd. | Technique for easily changing operating systems of a digital computer system using at least two pushbuttons |
| JP5458574B2 (ja) * | 2006-06-27 | 2014-04-02 | 日本電気株式会社 | マルチプロセッサシステム、マルチプロセッサシステムを使用した携帯端末 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5754853A (en) | System for executing utility programs while preserving the state of a native operating system | |
| US20040025003A1 (en) | Method of storing BIOS modules and transferring them to memory for execution | |
| JPS5955565A (ja) | マルチフア−ムウエア方式 | |
| JPS6116352A (ja) | 情報処理装置 | |
| JPS58205259A (ja) | 一つの補助記憶装置に複数のｏｓを常駐させたコンピユ−タシステム | |
| US5430858A (en) | Method for RAM conservation employing a RAM disk area non-sequential addresses on arranged order basis to access executable procedures | |
| JP3149904B2 (ja) | Ｏｓ切換装置 | |
| JPH06348503A (ja) | マスタ／スレーブ制御系を有する装置と、その制御方法 | |
| JPH0219949A (ja) | 初期プログラムロード方式 | |
| JPS5822765B2 (ja) | 電子計算機システムにおけるプログラムロ−ド方式 | |
| JPH0267632A (ja) | 電子計算機における分岐命令構成法 | |
| JPH04160636A (ja) | 駆動情報のロード制御方式 | |
| JPS599756A (ja) | マイクロプログラム制御装置 | |
| JPS638830A (ja) | 中央制御装置 | |
| JPH0342751A (ja) | ブートロード制御方式 | |
| JPH0342716A (ja) | Ｏｓロード制御方式 | |
| JPS62221034A (ja) | 演算制御装置 | |
| JPH0628032B2 (ja) | マイクロプログラム制御装置 | |
| JPS62197834A (ja) | マイクロプログラム制御装置 | |
| JPS62221058A (ja) | 入出力制御プログラムの付加ロ−ド制御方式 | |
| JPS6258337A (ja) | 情報処理装置 | |
| JPS62168232A (ja) | マイクロプログラム制御装置 | |
| JPS6373439A (ja) | ブ−トストラツプ方式 | |
| JPS62118438A (ja) | Ｃｐｕｉｄ切替制御方式 | |
| JPH0731598B2 (ja) | コンピュータ |