JPS6216020B2 - - Google Patents
Info
- Publication number
- JPS6216020B2 JPS6216020B2 JP52064177A JP6417777A JPS6216020B2 JP S6216020 B2 JPS6216020 B2 JP S6216020B2 JP 52064177 A JP52064177 A JP 52064177A JP 6417777 A JP6417777 A JP 6417777A JP S6216020 B2 JPS6216020 B2 JP S6216020B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- mask
- semiconductor substrate
- angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
この発明は、半導体基体の選択酸化法に関する
ものである。
ものである。
半導体集積回路（IC）においては、ICを構成
する各半導体素子（例えばトランジスタ）間を分
離することを目的とし、また半導体ペレツトの表
面を平滑にすることを目的として、半導体〔主と
してシリコン（Si）〕基体上の所要のパターンに
形成された絶縁膜をマスクトして半導体基体の選
択酸化を行う製造方法が、最近一般化してきた。
する各半導体素子（例えばトランジスタ）間を分
離することを目的とし、また半導体ペレツトの表
面を平滑にすることを目的として、半導体〔主と
してシリコン（Si）〕基体上の所要のパターンに
形成された絶縁膜をマスクトして半導体基体の選
択酸化を行う製造方法が、最近一般化してきた。
次に、従来の選択酸化方法について説明する。
第１図はSi基板自体またはSi基板とその上に形成
されたエピタキシヤル層からなるSi基体上に従来
の方法に使用するマスクを形成した状態を示す平
面図である。図において、１はSi基体、斜線を施
した２はSi基体１の表面に形成され窒化ケイ素
（Si3N4）膜を構成要素とする絶縁膜である。絶縁
膜２は、選択酸化のマスクとして使用するため
1000Å以上のSi3N4膜を必要とし、場合によつて
は、Si基体１に与える歪などの問題から、下敷に
二酸化ケイ素（SiO2）膜を用いたSi3N4膜を構成要
素とする多層膜を使用する。絶縁膜２は写真製版
技術によりマスクとして第１図に示すようにＬ字
状の部分を有する所要のパターンに形成される。
第２図ａ〜ｂは第１図に示した絶縁膜２をマスク
としてSi基体１の選択酸化を行う方法の主要工程
におけるウウエーハの要部の縦断面図である。第
２図ａは第１図のＡ−Ａ線における断面図で
ある。図において、３は絶縁膜２をマスクとして
Si基体１を酸化して形成されたSiO2層である。
第１図はSi基板自体またはSi基板とその上に形成
されたエピタキシヤル層からなるSi基体上に従来
の方法に使用するマスクを形成した状態を示す平
面図である。図において、１はSi基体、斜線を施
した２はSi基体１の表面に形成され窒化ケイ素
（Si3N4）膜を構成要素とする絶縁膜である。絶縁
膜２は、選択酸化のマスクとして使用するため
1000Å以上のSi3N4膜を必要とし、場合によつて
は、Si基体１に与える歪などの問題から、下敷に
二酸化ケイ素（SiO2）膜を用いたSi3N4膜を構成要
素とする多層膜を使用する。絶縁膜２は写真製版
技術によりマスクとして第１図に示すようにＬ字
状の部分を有する所要のパターンに形成される。
第２図ａ〜ｂは第１図に示した絶縁膜２をマスク
としてSi基体１の選択酸化を行う方法の主要工程
におけるウウエーハの要部の縦断面図である。第
２図ａは第１図のＡ−Ａ線における断面図で
ある。図において、３は絶縁膜２をマスクとして
Si基体１を酸化して形成されたSiO2層である。
なお、Ａで指示する部分は第１図においてＡに
て指示する部分に相当する。
て指示する部分に相当する。
第２図ａ及びｂに示すように所要のパターンに
絶縁膜２が形成されたSi基体１をエツチングする
場合について説明する。この場合、第１図及び第
２図ａ，ｂで指示するＡの部分においては、絶縁
膜２がSi基体１に与える応力は、Si基体１の他の
部分より集中するので、Si基体１をエツチングす
るとき、Ａの部分のエツチング速度が大きくな
る。従つて、サイドエツチング量も他の部分に比
べて大きくなる〔第２図ｂ〕。次に、絶縁膜２を
マスクにして、Si基体１を選択酸化して厚いSiO2
層３を形成する〔第２図ｃ〕。つづいて、マスク
として使用した絶縁膜２を除去する〔第２図
ｄ〕。IC製造の以後の工程として、図示していな
いが、SiO2層３に囲まれたSi基体１の表面部に所
要の半導体素子を形成する。第３図は第２図ｄの
段階におけるウエーハの要部の平面図である。交
差斜線を施した部分がSiO2層３である。第１図
のようにＬ字状の部分を有するマスクパターンに
おいて、そのＬ字状の部分の２辺が交わるＡの部
分のサイドエツチング量は大きく選択酸化工程
後、第２図ｄおよび第３図にA′で示すように、
SiO2層３の食い込みが生じる。この喰い込み
は、Si基体１に半導体素子を形成する場合に大き
い欠陥となる。例えば、トランジスタ形成の場
合、A′で示す喰い込み部分にPN接合がかかる
と、接合部におけるリーク電流の増大や接合不良
の原因となる。また、抵抗素子が設計寸法通りに
形成されず抵抗値不良となる。
絶縁膜２が形成されたSi基体１をエツチングする
場合について説明する。この場合、第１図及び第
２図ａ，ｂで指示するＡの部分においては、絶縁
膜２がSi基体１に与える応力は、Si基体１の他の
部分より集中するので、Si基体１をエツチングす
るとき、Ａの部分のエツチング速度が大きくな
る。従つて、サイドエツチング量も他の部分に比
べて大きくなる〔第２図ｂ〕。次に、絶縁膜２を
マスクにして、Si基体１を選択酸化して厚いSiO2
層３を形成する〔第２図ｃ〕。つづいて、マスク
として使用した絶縁膜２を除去する〔第２図
ｄ〕。IC製造の以後の工程として、図示していな
いが、SiO2層３に囲まれたSi基体１の表面部に所
要の半導体素子を形成する。第３図は第２図ｄの
段階におけるウエーハの要部の平面図である。交
差斜線を施した部分がSiO2層３である。第１図
のようにＬ字状の部分を有するマスクパターンに
おいて、そのＬ字状の部分の２辺が交わるＡの部
分のサイドエツチング量は大きく選択酸化工程
後、第２図ｄおよび第３図にA′で示すように、
SiO2層３の食い込みが生じる。この喰い込み
は、Si基体１に半導体素子を形成する場合に大き
い欠陥となる。例えば、トランジスタ形成の場
合、A′で示す喰い込み部分にPN接合がかかる
と、接合部におけるリーク電流の増大や接合不良
の原因となる。また、抵抗素子が設計寸法通りに
形成されず抵抗値不良となる。
上記のように従来の選択酸化法では、マスクと
して働くＬ字状部分を有する絶縁膜の互いに交る
２辺が形成する角のうち絶縁膜側の内角の角度が
270゜以上の場合に、選択酸化により形成される
SiO2層が異常に喰い込み、以後の工程の半導体
素子形成などの大きい障害となつていた。
して働くＬ字状部分を有する絶縁膜の互いに交る
２辺が形成する角のうち絶縁膜側の内角の角度が
270゜以上の場合に、選択酸化により形成される
SiO2層が異常に喰い込み、以後の工程の半導体
素子形成などの大きい障害となつていた。
この発明は、上記の点に鑑みてなされたもの
で、窒化ケイ素を構成要素とする絶縁膜がＬ字状
の部分を有し、そのＬ字状の部分の２辺が交わる
部分の絶縁膜をその周縁における絶縁膜側のなす
内角が270゜未満となるように形成せしめ、上記
Ｌ字状の部分を有する上記絶縁膜からなるマスク
パターンを半導体基体上に形成する工程と、上記
Ｌ字状の部分の絶縁膜をマスクとして上記半導体
基体をエツチングする工程と、上記Ｌ字状の部分
の絶縁膜をマスクとして上記半導体基体を選択酸
化する工程とを備えることにより、選択酸化する
ときに生ずる応力集中によつて酸化層の異常な喰
い込みを防止することができる半導体装置の製造
方法を提供することを目的としている。
で、窒化ケイ素を構成要素とする絶縁膜がＬ字状
の部分を有し、そのＬ字状の部分の２辺が交わる
部分の絶縁膜をその周縁における絶縁膜側のなす
内角が270゜未満となるように形成せしめ、上記
Ｌ字状の部分を有する上記絶縁膜からなるマスク
パターンを半導体基体上に形成する工程と、上記
Ｌ字状の部分の絶縁膜をマスクとして上記半導体
基体をエツチングする工程と、上記Ｌ字状の部分
の絶縁膜をマスクとして上記半導体基体を選択酸
化する工程とを備えることにより、選択酸化する
ときに生ずる応力集中によつて酸化層の異常な喰
い込みを防止することができる半導体装置の製造
方法を提供することを目的としている。
以下、この発明の一実施例を第４図を用いて説
明する。
明する。
第４図はこの発明の一実施例の方法に使用する
マスクを示す平面図である。このマスクは、Si基
体１上に形成された絶縁膜を、写真製版技術によ
り、第１図に示す如くＬ字状のパターンに形成す
ることによつて作製されるが、第１図に示す如く
Ｌ字状の２辺が交わる部分であるＡ部の絶縁膜側
の270゜の内角が、第４図に示すＢ部では、その
第４図に示すようにそのＬ字状の部分の２辺が交
わる部分の絶縁膜をその周縁における絶縁膜側の
なす内角が270゜未満となるように形成せしめ、
第４図では特に絶縁膜側のなす内角を２個とし、
その角をほぼ225゜としている。
マスクを示す平面図である。このマスクは、Si基
体１上に形成された絶縁膜を、写真製版技術によ
り、第１図に示す如くＬ字状のパターンに形成す
ることによつて作製されるが、第１図に示す如く
Ｌ字状の２辺が交わる部分であるＡ部の絶縁膜側
の270゜の内角が、第４図に示すＢ部では、その
第４図に示すようにそのＬ字状の部分の２辺が交
わる部分の絶縁膜をその周縁における絶縁膜側の
なす内角が270゜未満となるように形成せしめ、
第４図では特に絶縁膜側のなす内角を２個とし、
その角をほぼ225゜としている。
このような構造のマスクを使用すると、絶縁膜
２によつてSi基体１に与えられる応力のＢ部にお
ける異常な集中が防止でき、絶縁膜２をマスクと
するSi基体１のエツチングに際して、サイドエツ
チング量の異常増加が抑えられる。このため、第
５図はSi基体をエツチング、選択酸化した後マス
クとなつた絶縁膜を取り除いた場合の平面図であ
る。第５図に見られるように、選択酸化により形
成されたSiO2層の第４図のＢ部に対応するB′部
における異常な喰い込みはみられない。
２によつてSi基体１に与えられる応力のＢ部にお
ける異常な集中が防止でき、絶縁膜２をマスクと
するSi基体１のエツチングに際して、サイドエツ
チング量の異常増加が抑えられる。このため、第
５図はSi基体をエツチング、選択酸化した後マス
クとなつた絶縁膜を取り除いた場合の平面図であ
る。第５図に見られるように、選択酸化により形
成されたSiO2層の第４図のＢ部に対応するB′部
における異常な喰い込みはみられない。
第６図はこの発明の方法に使用するマスクの他
の実施例を示す平面図である。第１図のＡ部に対
応するＣ部は、絶縁膜側のなす内角を３個とし、
その角を各210゜としている。
の実施例を示す平面図である。第１図のＡ部に対
応するＣ部は、絶縁膜側のなす内角を３個とし、
その角を各210゜としている。
上記の二つの実施例に限らず、絶縁膜側のなす
内角を270゜未満の任意の複数個の角に置き換え
てもよい。また、置き換える角が同一角度である
必要はない。
内角を270゜未満の任意の複数個の角に置き換え
てもよい。また、置き換える角が同一角度である
必要はない。
このように、第６図に示す如く絶縁膜側のなす
内角を３個とし、その各角を210゜となす方が第
４図の如く各角を225゜となすより歪が低減され
る。
内角を３個とし、その各角を210゜となす方が第
４図の如く各角を225゜となすより歪が低減され
る。
ただし、第４図に示すように各内角を225゜と
なすことにより、第１図の如く270゜に比して大
幅に歪は低減されるが、第６図のように210゜あ
るいはそれ以上に細かく分けたときは少しずつ歪
が減少する。
なすことにより、第１図の如く270゜に比して大
幅に歪は低減されるが、第６図のように210゜あ
るいはそれ以上に細かく分けたときは少しずつ歪
が減少する。
反面、第６図の場合の210°よりさらに細かく
分けるとなれば、それだけ作製が複雑となること
は否めない。
分けるとなれば、それだけ作製が複雑となること
は否めない。
また、上記の実施例においては、Si基体を選択
酸化する場合について述べたが、選択酸化される
基体はSiに限られるわけではなく、他の半導体で
あつてもよい。
酸化する場合について述べたが、選択酸化される
基体はSiに限られるわけではなく、他の半導体で
あつてもよい。
以上のように、この発明によれば、半導体基体
に絶縁膜による応力が集中する箇所がなくなり、
したがつて選択酸化による異常な喰い込みが有効
に防止でき、この半導体基体の使用によつて特性
の良い半導体装置を得ることができる。
に絶縁膜による応力が集中する箇所がなくなり、
したがつて選択酸化による異常な喰い込みが有効
に防止でき、この半導体基体の使用によつて特性
の良い半導体装置を得ることができる。
さらに、半導体基体をエツチングして選択酸化
する場合、選択酸化膜による異常な喰い込みを一
層有効に防止できる。
する場合、選択酸化膜による異常な喰い込みを一
層有効に防止できる。
第１図はSi基体上に従来の方法に使用するマス
クを作成した状態を示す平面図、第２図ａ〜ｄは
第１図に示すマスクを使用してSi基体の選択酸化
を行う方法の主要工程におけるウエーハの縦断面
図、第３図は第２図ｄの段階におけるウエーハの
要部の平面図、第４図はこの発明の一実施例の方
法に使用するマスクを示す平面図、第５図は実施
例の方法で選択酸化したSi基体の平面図、第６図
はこの発明の方法に使用するマスクの他の実施例
を示す平面図である。 図において、１はシリコン基体、２は絶縁膜、
３はSiO2層である。なお、図中同一符号はそれ
ぞれ同一または相当部分を示す。
クを作成した状態を示す平面図、第２図ａ〜ｄは
第１図に示すマスクを使用してSi基体の選択酸化
を行う方法の主要工程におけるウエーハの縦断面
図、第３図は第２図ｄの段階におけるウエーハの
要部の平面図、第４図はこの発明の一実施例の方
法に使用するマスクを示す平面図、第５図は実施
例の方法で選択酸化したSi基体の平面図、第６図
はこの発明の方法に使用するマスクの他の実施例
を示す平面図である。 図において、１はシリコン基体、２は絶縁膜、
３はSiO2層である。なお、図中同一符号はそれ
ぞれ同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ 窒化ケイ素を構成要素とする絶縁膜がＬ字状
の部分を有し、そのＬ字状の部分の２辺が交わる
部分の絶縁膜をその周縁における絶縁膜側のなす
内角が270゜未満となるように形成せしめ、上記
Ｌ字状の部分を有する上記絶縁膜からなるマスク
パターンを半導体基体上に形成する工程と、上記
Ｌ字状の部分の絶縁膜をマスクとして上記半導体
基体をエツチングする工程と、上記Ｌ字状の部分
の絶縁膜をマスクとして上記半導体基体を選択酸
化する工程とを備えたことを特徴とする半導体装
置の製造方法。 ２ 絶縁膜側のなす内角を２個とし、その角をほ
ぼ225゜とすることを特徴とする特許請求の範囲
第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6417777A JPS53148976A (en) | 1977-05-31 | 1977-05-31 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6417777A JPS53148976A (en) | 1977-05-31 | 1977-05-31 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53148976A JPS53148976A (en) | 1978-12-26 |
| JPS6216020B2 true JPS6216020B2 (ja) | 1987-04-10 |
Family
ID=13250510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6417777A Granted JPS53148976A (en) | 1977-05-31 | 1977-05-31 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS53148976A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0396214U (ja) * | 1990-01-22 | 1991-10-01 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5243370A (en) * | 1975-10-01 | 1977-04-05 | Hitachi Ltd | Method of forming depression in semiconductor substrate |
-
1977
- 1977-05-31 JP JP6417777A patent/JPS53148976A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0396214U (ja) * | 1990-01-22 | 1991-10-01 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53148976A (en) | 1978-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6216020B2 (ja) | ||
| JPH01192159A (ja) | 半導体装置 | |
| JPH0671070B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS6216547B2 (ja) | ||
| KR960006339B1 (ko) | 반도체장치의 제조방법 | |
| JPS5913348A (ja) | 半導体装置の製造方法 | |
| JPS63102340A (ja) | 半導体装置の製造方法 | |
| JPH0210729A (ja) | フィールド絶縁膜の形成方法 | |
| KR100283486B1 (ko) | 반도체 디바이스의 콘택홀 형성 방법 | |
| JPH07135249A (ja) | 半導体装置及びその製造方法 | |
| JPS581542B2 (ja) | 半導体集積回路の製造方法 | |
| JPS62281328A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPS58194356A (ja) | 半導体集積回路装置 | |
| JPS60261132A (ja) | 半導体装置の製造方法 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS60149168A (ja) | 半導体装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPS5982749A (ja) | 半導体の選択酸化方法 | |
| JPS6065544A (ja) | 半導体装置の製造方法 | |
| JPH05160118A (ja) | 素子分離方法 | |
| JPS6116551A (ja) | 半導体装置 | |
| JPH02307222A (ja) | 半導体装置 | |
| KR20000007480A (ko) | 반도체 소자 및 그 제조방법 |