JPS61168723U - - Google Patents

Description

【図面の簡単な説明】

第１図は従来の周波数制御方式のうちＰＬＬシ
ンセサイザ方式の原理を説明するためのブロツク
図、第２図は同ボルテツジシンセサイザ方式の原
理を説明するためのブロツク図である。第３図は
本考案による周波数モニタ方式による周波数制御
回路のブロツク図、第４図は本考案の自動選局へ
の応用した場合の実施例を示すブロツク図である
。 １１…電圧制御発振器、１２…周波数計数器、
１３…デイジタルアナログ変換器、１４…周波数
制御信号発生器、１５…周波数値比較器、１６…
指定周波数メモリ。

Claims (1)

【実用新案登録請求の範囲】
1. 電圧または電流制御発振器と、前記発振器出力
   を計数する周波数計数器と、指定する周波数を記
   憶する指定周波数メモリと、クロツクパルス発生
   器と、前記周波数計数器による周波数計数値と前
   記指定周波数メモリにセツトされた指定周波数を
   前記クロツクパルス発生器出力によりきまる時間
   間隔ごとにデイジタル比較し比較出力を発生する
   周波数値比較器と、前記比較出力にしたがつて周
   波数の増加減少または静止信号をデジタル量とし
   て出力する周波数制御信号発生器と、前記周波数
   制御信号発生器出力をアナログ変換して前記電圧
   または電流制御発振器に印加するデイジタルアナ
   ログ変換器を含み、前記電圧または電流制御発振
   器の出力を前記指定周波数メモリにセツトされた
   周波数に一致させるように構成した周波数制御回
   路。