JPS61177159A - スイツチングレギユレ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はスイッチングレギュレータに係り、直流入力を
チョップ・平滑して昇圧又は降圧し所望電圧の直流出力
を得るスイッチングレギュレータに関する。

従来の技術 従来より入力直流電圧をチョップした後平滑することに
より所望の直流電圧を得るスイッチングレギュレータが
ある。従来のスイッチングレギュレータにおいては、負
荷がショートしたり、過負荷になったときの過電流を防
止するため、平滑回路と出力端子間にリミッタ抵抗を挿
入していた。

また、従来よりチョッピングを行なうスイッチング素子
を制御するスイッチング制御回路を半導体集積回路とし
たものがある。この場合、半導体集積回路は任意の個所
に電源端子が接続され、サブストレートが接地される。

従って半導体集積回路の最高電位は電源電位、最低電位
はアース電位である。

発明が解決しようとする問題点 上記のリミッタ抵抗を用いた従来回路においては、負荷
がショートしたような場合出力電流を制限してスイッチ
ングレギュレータより電源を供給される回路を保護する
ことは可能であるが、スイッチングレギュレータ内のチ
ョッピングを行なうスイッチングトランジスタに過負荷
がかかり、スイツチングトランジスタを破壊する危険性
があるという問題点があった。

また、半導体集積回路化されたスイッチング制御回路を
使用して直流入力を昇圧する場合、直流出力の電圧は半
導体集積回路の最高電位より高いため、直流出力を直接
半導体集積回路に供給すると半導体集積回路内にリーク
が発生する。また負の直流出力を得る場合には、これが
半導体集積回路のサブストレート電位より低いため、負
の直流出力を直接半導体集積回路に供給すると半導体集
積回路が破壊するという問題点があった。

そこで本発明はスイッチング素子の入力側に設けられた
リミッタ抵抗により、上記の問題点を解決したスイッチ
ングレギュレータの保護回路を提供することを目的とす
る。

問題点を解決するための手段 本発明においては、スイッチング素子の入力側にリミッ
タ抵抗が設けられ、直流入力はリミッタ抵抗を介してス
イッチング素子側に供給され、リミッタ抵抗の出力電圧
が半導体集積回路に供給される。

作用 本発明においては、スイッチング素子の入力側にリミッ
タ抵抗を設けこのリミッタ抵抗の出力電圧が半導体集積
回路に供給される。この出力電圧は半導体集積回路の最
高電位と最低電位との間の値である。

実施例 第１図は本発明になるスイッチングレギュレータの回路
構成図を示す。同図中、１は例えば電圧５ｖの直流が供
給される端子である。端子１は半導体集積回路化された
スイッチング制御回路２の電源端子３に接続されると共
に、昇圧回路４のリミッタ抵抗Ｒ＋、負電源回路５のリ
ミッタ抵抗Ｒ２夫々に接続されている。

昇圧回路４はリミッタ抵抗Ｒ＋　と出力端子６との間に
接続されたコイル１＋１ダイオードＤ＋と、出力端子６
とアース間に設けられたコンデンサＣ１と、スイッチン
グ制御回路２の端子７よりスイッチングパルスをそのベ
ースに供給されてスイッチングを行なうトランジスタＱ
Ｉ及びトランジスタＱ１よりのパルスをベースに供給さ
れてスイッチングを行ないオン時においてコイルＬ１と
ダイオードＤ１の接続点を接地するスイッチングトラン
ジスタＱ２とより大略構成されている。また、リミッタ
抵抗Ｒ１と並列にリップル除去用のコンデンサＣ２が接
続されている。トランジスタＱ＋。

Ｑ２は端子７よりのスイッチングパルスがＬレベルのと
ぎオンとなり、リミッタ抵抗Ｒ１を介してコイルＬ＋に
電流が流れエネルギーが蓄積される。

スイッチングパルスがＨレベルとなるとトランジスタＱ
１．Ｑ２はオフとなり、リミッタ抵抗Ｒ１を介して供給
される電流及びコイルＬ＋のエネルギー放出による電流
がダイオードＤ１を通って端子６より出力されると共に
平滑用のコンデンサＣ１を充電する。これによって端子
６より例えば電圧＋１２ｖの直流が出力される。

負電源回路５はリミッタ抵抗Ｒ２にエミッタを接続され
スイッチング制御回路２の端子８よりスイッチングパル
スを供給されてスイッチングを行なうスイッチングトラ
ンジスタＱ３と、トランジスタＱ３のコレクタと出力端
子９間に接続されたダイオードＤ２と、トランジスタＱ
３のコレクタとアース間に接続されたコイルＬ２と出力
端子９とアース間に接続されたコンデンサＣ３とより大
略構成されている。リミッタ抵抗Ｒ２と並列にリップル
除去用のコンデンサＣ４が接続されている。

昇圧回路４の出力端子６より出力される電圧は抵抗Ｒ３
、Ｒ４で分圧されて通常状態において例えば電圧１．８
ｖ程度とされ端子１０よりスイッチング制御回路２内の
誤差増幅器（以下「エラーアンプ」という）１１の非反
転入力端子に供給される。このエラーアンプ１１の反転
入力端子には基準電圧発生器１２よりの電圧が端子１３
．１４を介して例えば電圧１．８ｖの基準電圧として供
給される。エラーアンプは上記の両人力を差動増幅して
誤差電圧を得て、これをコンパレータ１５の第１反転入
力端子に供給する。また上記の誤差電圧に比例する電圧
をトランジスタＱ４のベースに供給する。コンパレータ
１５の非反転入力端子には三角波発振回路１６より三角
波が供給されている。

コンパレータ１５の第２反転入力端子は端子１７よりコ
ンデンサＣｓ、抵抗Ｒ５で構成されるソフトスタート回
路に接続されており、コンパレータ１５はスイッチング
制御回路２の端子３に電源が供給されて基準電圧発生器
１２の出力電圧が立上がった後第２反転入力端子電圧が
ソフトスタート回路により徐々に立上がりＨレベルとな
った後非反転入力端子、第１反転入力端子相互の電圧比
較を行なう。これによってコンパレータ１５はエラーア
ンプ１１よりの誤差電圧に応じてデユーティ比が可変さ
れ、かつ同−繰り返し周期のスイッチングパルスを生成
してアンド回路１８に供給する。

昇圧回路４のリミッタ抵抗Ｒ１とコイルＬ＋の接続点は
端子１９よりコンパレータ２０の非反転入力端子に接続
されている。また、エミッタを抵抗Ｒ６を介して接地さ
れたトランジスタＱ４のコレクタがコンパレータ２０の
反転入力端子に接続されており、また基準電圧発生器１
２より一定電圧をベースに供給されるトランジスタＱ５
のエミッタは抵抗Ｒ７を介して接地され、コレクタはコ
ンパレータ２０の反転入力端子に接続されている。

このコンパレータ２０の反転入力端子は抵抗Ｒ８を介し
て電源端子３に接続されている。このコンパレータ２０
はトランジスタＱ４及びＱ５のコレクタ電流が抵抗Ｒ８
を流れることによって生じる電圧降下と、昇圧回路４の
リミッタ抵抗Ｒ１に電流が流れることによって生じる電
圧降下とを比較するものであり、定常状態においてはＨ
レベルの信号を出力する。コンパレータ２０の出力する
Ｈレベル又はＬレベルの信号はアンド回路１８に供給さ
れる。アンド回路１８はコンパレータ２０の出力信号が
Ｈレベルのときのみコンパレータ１５よりのスイッチン
グパルスを取り出してトランジスタＱ６のベースに供給
し、トランジスタＱ６のコレクタより取り出されたスイ
ッチングパルスが端子７より出力される。

ここで、端子１より第２図（Ａ）に示す如く電圧Ｖｃｃ
の電源が供給されると、コンデンサＣｓ。

抵抗Ｒ５によるソフトスタート回路があるため端子６よ
りの出力電圧Ｖｏｕｔは第２図（Ｂ）に示す如く徐々に
上昇し、電圧＋１２ｖに達する。端子６に接続される負
荷抵抗ＲＬが第２図（Ｃ）に示す如く所定の値を維持す
る定常状態において、例えば端子６の電圧変動があると
これに応じてエラーアンプ１１の出力する誤差電圧が変
動し、コンパレータ１５の出力するスイッチングパルス
のデユーティ比が変化してトランジスタＱ＋　、Ｑ２の
オン・オフ夫々の期間が変化して端子６の電圧が一定と
なるよう制御される。

次に、第２図（Ｃ）に示す如く、負荷抵抗ＲＬが時刻ｔ
ｌより減少して時刻ｔ２でショートされた場合端子６よ
り出力される負荷電流ＩＬは第２図（Ｄ）に示す如く増
加し、リミッタ抵抗Ｒ１に流入する入力電流（ｉｎは第
２図（Ｅ）に示す如く増加する。これによって抵抗Ｒ＋
の電圧降下が増大し端子１９の電圧は低下する。入力電
流（ｉｎが所定の値１ｐに達するとコンパレータ２０の
非反転入力端子電圧は反転入力端子電圧より低くなり、
その出力信号はＬレベルとなってアンド回路１８はスイ
ッチングパルスの出力を停止する。勿論このときスイッ
チングパルスのデユーティ比は小となっている。トラン
ジスタＱ１．Ｑ２のスイッチングが行なわれなくなると
端子１９の電圧は上昇するためアンド回路１８は再びス
イッチングパルスを出力するが、上記スイッチングパル
スの出力停止が繰り返されることにより入力電流１ｉｎ
は値Ｉｐを越えることはない。

端子６がショートしたような場合、端子１０の電圧が異
常に低下するため、エラーアンプ１１はバランスを失な
いトランジスタＱ４のベースに供給される電圧が低下し
てトランジスタＱ４のコレクタ電流が減少する。これに
よって抵抗Ｒ８を流れる電流は減少し、最終的にはトラ
ンジスタＱ５のコレクタ電流（一定）に依存することに
なる。

つまりコンパレータ２０の反転入力端子電圧は上昇する
。従ってコンパレータ２０がＬレベル信号を出力する期
間が長くなり、スイッチングパルスが端子７より出力さ
れる期間が短かくなる。これによって入力電流１ｉｎは
例えば値Ｉｐの略１／３程度に制限される。上記のリミ
ッタ抵抗Ｒ＋の入力電流ｆｉｎと端子６よりの出力電圧
ｖｏｕｔとの関係は第３図に示す如く、所謂フの字特性
を示す。

負荷抵抗ＲＬが時刻【３より通常の値（定常状態）に戻
ると、出力電圧ｖｏｕｔの上昇に従って入力電流１ｉｎ
はフの字特性を上記ショート時とは逆の経路で復帰増加
し、値１ｐに達した後は減少する。

このようにリミッタ抵抗Ｒ１の入力電流１ｉｎが所定値
を越えると、入力電流１１ｎが減少させられるため、ス
イッチングトランジスタＱ２にかかる負荷が減少され、
スイッチングトランジスタＱ２及び端子６に接続される
回路の保護が行なわれる。

また、半導体集積回路であるスイッチング制御回路２に
供給される信号電圧は電源電圧＋５ｖからアース電圧Ｑ
ｖの範囲内でなければならないが、抵抗Ｒ１とコイルＬ
１との接続点の電圧はこの範囲内であるため、直接この
接続点の電圧を端子１９に供給することができ、回路構
成が簡単となる。

負電源回路５のスイッチング制御を行なうスイッチング
制御回路２内のエラーアンプ２１、コンパレータ２２．
２３、アンド回路２４等の動作は上記エラーアンプ１１
、コンパレータ１５．２０、アンド回路１８の動作とま
ったく同一であり、その説明を省略する。なお、コンパ
レータ２１の非反転入力端子は端子２５より接地され、
反転入力端子には端子９の電圧と基準電圧発生器１２よ
りの電圧とを加算して定常状態においてＱｖ程度の電圧
が端子２６より供給されている。またコンパレータ２３
の非反転入力端子にはリミッタ抵抗Ｒ２とトランジスタ
Ｑ３のエミッタと接続された一端の電圧が端子２７を介
して供給されている。

このため、リミッタ抵抗Ｒ２の出力電圧を直接スイッチ
ング制御回路２へ供給でき、スイッチングトランジスタ
Ｑ３及び端子９に接続される回路の保護が行なわれる。

発明の効果 上述の如く、本発明になるスイッチングレギュレータは
、スイッチング素子の入力側に設けられたリミッタ抵抗
とスイッチング制御回路とよりなるため、リミッタ抵抗
の電流が所定値を越えるとこの電流が減少せしめられ、
スイッチング素子にかかる負荷が軽減されて、スイッチ
ング素子及びスイッチングレギュレータに接続される回
路を保護することができ、またリミッタ抵抗はスイッチ
ング素子の入力側にあるため、リミッタ抵抗の出力電圧
は半導体集積回路の最高電位から最低電位までの範囲内
の値であり、リミッタ抵抗の出力電圧を直接供給しても
半導体集積回路を破壊する等の問題がなく半導体集積回
路の汎用性が向上する等の特長を有している。

【図面の簡単な説明】

第１図は本発明回路の一実施例の回路構成図、第２図は
第１図示の回路各部の信号波形図、第３図は第１図示の
回路の特性図である。 １．３．６．９・・・端子、２・・・スイッチング制御
回路、４・・・昇圧回路、５・・・負電源回路、１１゜
２１・・・誤差増幅器（エラーアンプ）、１２・・・基
準電圧発生器、１５，２０．２２．２３・・・コンパレ
ータ、１６・・・三角波発掘器、１８．２４・・・アン
ド回路、Ｒ＋　、Ｒ２・・・リミッタ抵抗、Ｌ＋　、Ｌ
２・・・コイル、Ｄ＋　、Ｄ２・・・ダイオード、Ｃ＋
〜Ｃ４・・・コンデンサ。

Claims (1)

【特許請求の範囲】
1. スイッチングパルスによりオン・オフするスイッチング
   素子を用いて直流入力をチョップした後平滑し所望電圧
   の直流出力を得るスイッチングレギュレータにおいて、
   該スイッチング素子の入力側に設けられ該直流入力を該
   スイッチング素子側に供給すると共に、その出力電圧を
   スイッチングパルス生成用の半導体集積回路に供給する
   リミッタ抵抗を具備してなることを特徴とするスイッチ
   ングレギュレータ。