JPS61177565A - マルチプロセツサシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチプロセッサシステムの入出力部と演算部
の制御に関する。

〔従来の技術〕

従来、処理能率を良くする為、入出力機能と演算機能を
別々のプロセッサで実現し入出力と演算を同時に実行で
きる様にしたマルチプロセッサシステムがある。このマ
ルチプロセッサシステムにおいて、入出力用プロセッサ
と演算プロセッサが同一のメモリを使用している場合。

両方のプロセッサが同時にメモリを使用するとバス競合
が起こり９期待された処理が行なわれなくなる。

第３図は従来のマルチプロセッサシステムの構成図であ
る。入出力プロセッサ１は内部（二貯えられたプログラ
ムにより入力データ１２を外部から入力し、メモリ６ヘ
アドレスパス１０とデータバス１１を使って書き込む。

あるいはメモリ６からアドレスバス１０とデータバス１
１を使ってデータを読み出し、出力データ１３として外
部へ出力する。演算プロセッサ２は内部に貯えられたプ
ログラム：二よりアドレスバス１０とデータバス１１を
使ってメモリ３からデータを読み出し、そのデータで所
定の演算を行ない。

結果をアドレスバス１０とデータバス１１を使ってメモ
リ３に書き込む。メモリ３はアドレスバス１０で指定さ
れたアドレスにデータバス１１で指定されたデータを貯
える。あるいは、アドレスバス１０で指定されたアドレ
スに貯えられたデータをデータバスに出力する。

第３図の構成のプロセッサシステムで能率良く処理を行
なうには第４図に示す様に入出力プロセッサ処理３００
と演算プロセッサ処理３１０を同時に行なう必要がある
。入出力プロセッサ処理３００は、外部との入出力を行
なう入出力期間２００と、外部との入出力を行なうデー
タをメモリ（二番いたり読んだりするメモリ使用期間２
０１の連続である。又、演算プロセッサ処理３１０は所
定の演算を行なう演算期間２１０と、演算用データをメ
モリ３から読み出し演算結果をメモリに書き込むメモリ
使用期間２１１の連続となる。

〔発明が解決しようとする問題点〕

この時入出力プロセッサ１のメモリ使用期間２０１と演
算プロセッサ２のメモリ使用期間の重なるパス競合期間
２２０では、入出力プロセッサ１と演算プロセッサ２が
同時にアドレスバス１０及びデータバス１１を使用する
事になり９両方が別々のアドレス及びデータを指定した
時、アドレスバス１０とデータバス１１の状態が不確定
（二なり正常なデータの授受が行なえなくなる。

これを避ける為従来は入出力ブロセッ＋１のプログラム
と演算用プロセッサ２のプログラムを、相手の動作を十
分に考慮して、同時にメモリを使用しない様にしなけれ
ばならなかった。

しかも処理能率を上げる為１両方のプロセッサを同時に
動作させる事はプログラムが複雑になりすぎ、実現が困
難であるという欠点があった。

本発明の目的は、上記欠点を除去し、処理能率を良くす
る為できるだけ演算プロセッサと入出力プロセッサを同
時；二動かし、しかも演算プロセッサ用プログラムと入
出力プロセッサ用プ〔問題点を解決するための手段〕 本発明（＝よれば、メモリと、該メモリに記憶されたデ
ータを演算し結果を該メモリへ書き込む演算プロセッサ
と、外部から入力された演算すべきデータを前記メモリ
へ書き込み、該メモリから読み出したデータを外部へ出
力する入出力プロセッサとを備え、前記演算プロセッサ
は。

前記メモリを使用している時、該演算プロセッサが該メ
モリを使用中である事を示す演算部メモリ使用信号を前
記入出力プロセッサ：二与え。

前記入出力プロセッサは、前記メモリを使用する時に、
該入出力プロセッサが該メモリを使用する事を示す入出
力部メモリ使用信号を前記演算プロセッサに与え、前記
演算プロセッサは。

前記メモリを使用したい時、前記入出力部メモリ使用信
号を参照して、前記入出力プロセッサがメモリ使用中か
否かを判断し、メモリ使用中の時前記入出力プロセッサ
が前記メモリの使用を終了するまで待って該メモリの使
用を開始する演算プロセッサ用プログラムを有し、前記
入出力プロセッサは、前記メモリを使用したい時。

前記演算部メモリ使用信号を参照して、前記演算プロセ
ッサがメモリ使用中か否かを判断し。

メモリ使用中の時前記演算プロセッサが前記メモリの使
用を終了するまで待って該メモリの使用を開始する入出
力プロセッサ用プログラムを有することを特徴とするマ
ルチプロセンサシステムが得られる。

本発明は演算プロセッサと入出力プロセッサの間に新た
に信号線を設けその信号によって演算プロセッサと入出
力プロセッサのデータバス及びアドレスバスの競合を防
ぐプログラムを動作させるものである。この為のプログ
ラムはマルチプロセッサシステム全体がどの様な処理を
行なっても変わる事はなく予め作成しておく。

実際に何らかの処理のプログラムを作成する時はバスの
競合の事は全く考えず；ニブログラムを作成し、その後
でメモリを使用する命令の前後に上記の競合を防ぐプロ
グラムを挿入するだけでよい。

上記の競合を防ぐプログラムはパスの競合が起きる時の
み片方のプロセッサを待ち状態にするのでシステム全体
としての処理能率を高く保つことかできる。

〔実施例〕

次に本発明の一実施例について図面を参照して説明する
。

第１図に本発明の実施例を示す。第６図と同一の部材に
は同一の番号を符し説明を省略する。

第１図で入出力プロセッサは、第３図の入出力プロセッ
サ１と同一の機能を有し、さらにメモリ３を使用する前
に演算プロセッサ５（ニメモリ６を使用する事を示す入
出力部メモリ信用信号２０を出力し、演算プロセッサ５
からの演算部メモリ使用信号２１を受は入れる。演算プ
ロセッサ５は第３図の演算プロセッサ２と同一の機能を
有し、さらにメモリ３を使用中（二人出力プロセッサ４
（＝メモリ３を使用中である事を示す演算部メモリ使用
信号２１を出力し、入出力部メモリ使用信号２０を受は
入れる。

第２図で、入出力プロセッサ処理３００において、入出
力部メモリ使用時ち期間２０２は、演算プロセッサ５が
メモリ使用期間２１１の時入出力プロセッサ４がメモリ
使用期間２０１に入ろうとすると実行される。演算プロ
セッサ処理３１０（＝おいて、演算部メモリ使用待ち期
間２１２は入出力プロセッサ４がメモリ使用期間２０１
の時、演算プロセンサがメモリ使用期間２１１に入ろう
とすると実行される。

入出力プロセッサ４がメモリ使用期間２０１（二人る時
はまず入出力部メモリ使用信号２０を出力する。次に演
算部メモリ使用信号２１を見て演算プロセッサ５がメモ
リ使用中であれば、入出力部メモリ使用時ち期間２０２
に入り、演算プロセノ４１１−５が演算期間２１０にな
るまで待ち、その後メモリ使用期間２０１に入る。演算
プロセッサ５がメモリ使用期間２１１でない時は入出力
部メモリ使用時ち期間２０２は実行せずそのままメモリ
使用期間２０１に入る。メモリ使用期間２０１終了後は
、入出力部メモリ使用信号２０の出力をやめる。以上の
動作が入出力プロセッサ用プログラム（二よって行われ
る。

演算プロセッサ５がメモリ使用期間２１１に入る時はま
ず入出力部メモリ使用信号２０を見て入出力ブロセッｆ
４がメモリ使用期間２０１であれば、演算部メモリ使用
待ち期間２１２に入り。

入出力プロセッサ４が入出力期間２００になるまで待ち
、その後演算部メモリ使用信号２１を出力して、メモリ
使用期間２１１に入る。入出力プロセッサ４がメモリ使
用期間２０１でなければ。

演算部メモリ使用待ち期間２１２は実行せず演算部メモ
リ使用信号２１を出力して、メモリ使用期間２１１に入
る。メモリ使用期間２１１終了後は。

演算部メモリ使用信号の出力をやめる。以上の動作が演
算プロセッサプログラムによって行なわれる。

上記の様な動作をするプログラムを予め作成しておき、
処理のプログラムを作成する時は入出力プロセッサ用の
プログラムと演算プロセッサ用のプログラムを別々に作
成する。この時メモリ使用時のパス競合の事は一切考え
る必要がない。

その後１両プログラム中でメモリ使用命令のある所に、
予め作成した上記プログラムを挿入するだけでパス競合
がなく能率の良い処理が行なえる様になる。

〔発明の効果〕

以上説明した様に本発明は、メモリ使用信号とパス競合
を防ぐプログラム（二よりマルチプロセッサシステムの
処理自体のプログラム作成時にパス競合の事を全く考慮
せず（＝すむ。このため非常に容易（＝プログラムが作
成できる様になる。

さらに処理が中断されるのはパス競合が起きる時のみで
、この時も入出力プロセンサか演算プロセッサの一方だ
けが待ち状態；二なるだけであり、はとんどの期間、入
出力と演算が同時に行なわれ非常に能率の良い処理が行
なえる様（＝なる。

【図面の簡単な説明】

第１図は本発明の一実施例によるマルチプロセッサシス
テムのブロック図、第２図は第１図のマルチプロセッサ
システムのメモリ使用動作を示すタイミング図、第３図
は従来のマルチプロセッサシステムのブロック図、第４
図は第３図のマルチプロセッサシステムのメモリ使用動
作を示すタイミング図である。 １・・・入出力プロセッサ、２・・・演算プロセッサ。 ５・・・メモリ、４・・・入出力プロセッサ、５・・・
演算プロセッサ、１０・・・アドレスバス、１１・・・
データバス、１２・・・入力データ、１３・・・出力デ
ータ。 ２０・・・入出力部メモリ使用信号、２１・・・演算部
メモリ使用信号、２００・・・入出力期間、２０１・・
・メモリ使用期間、２０２・・・入出力部メモリ使用待
ち期間、２１０・・・演算期間、２１１・・・メモリ使
用期間、２１２・・・演算部メモリ使用待ち期間、２２
０・・・パス競合期間、３００・・・入出力プロセッサ
処理。 ３１０・・・演算プロセッサ処理。 ＄２図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. １、メモリと、該メモリに記憶されたデータを演算し結
   果を該メモリへ書き込む演算プロセッサと、外部から入
   力された演算すべきデータを前記メモリへ書き込み、該
   メモリから読出したデータを外部へ出力する入出力プロ
   セッサとを備え、前記演算プロセッサは、前記メモリを
   使用している時、該演算プロセッサが該メモリを使用中
   である事を示す演算部メモリ使用信号を前記入出力プロ
   セッサに与え、前記入出力プロセッサは、前記メモリを
   使用する時に、該入出力プロセッサが該メモリを使用す
   る事を示す入出力部メモリ使用信号を前記演算プロセッ
   サに与え、前記演算プロセッサは、前記メモリを使用し
   たい時、前記入出力部メモリ使用信号を参照して、前記
   入出力プロセッサがメモリ使用中か否かを判断し、メモ
   リ使用中の時前記入出力プロセッサが前記メモリの使用
   を終了するまで待って該メモリの使用を開始する演算プ
   ロセッサ用プログラムを有し、前記入出力プロセッサは
   、前記メモリを使用したい時、前記演算部メモリ使用信
   号を参照して、前記演算プロセッサがメモリ使用中か否
   かを判断し、メモリ使用中の時前記演算プロセッサが前
   記メモリの使用を終了するまで待って該メモリの使用を
   開始する入出力プロセッサ用プログラムを有することを
   特徴とするマルチプロセッサシステム。