JPS6118219A

JPS6118219A - レベル変換回路

Info

Publication number: JPS6118219A
Application number: JP59138787A
Authority: JP
Inventors: Toshiichi Maekawa; 敏一前川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1984-07-04
Filing date: 1984-07-04
Publication date: 1986-01-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野この発明は、例えばＥＣＬレベルをＴＴＬレベルに変換
するための回路に関する。

背景技術とその問題点ＥＣＬレベルのパルスは”ｏ”とｌ′とのレベル差（電
位差）が０．６〜０．７　Ｖ　Ｐ−Ｐ程度であるが、こ
れを例えばＴＴＬレベルのように大きなレベルのパルス
に変換するには、一般に第１図に示すような回路が使用
されている。ただし、抵抗器Ｒａ、Ｒｈはトランジスタ
Ｑａのベース電圧を設定するためのもの、抵抗器Ｒｃは
トランジスタＱａのベース電圧及びベース電流を制限す
るためのものである。

しかし、この回路には、次のような問題点がある。すな
わち、ｉ、トランジスタＱａがオンからオフになったとき、抵
抗器Ｒｄを通じて負荷容量を充電しなければならないの
で、出力の立ち上がりがなまってしまう。

１１、ｉ項において、出力の立ち上がりを早くするには
、抵抗器Ｒｄを小さくすればよいが、そうすると、トラ
ンジスタＱａがオンのとき、Ｉ＝（Ｖｃｃ−Ｖｓｓ）　
／Ｒｄで示される貫通電流Ｉが大きくなり、消費電力が
大きくなってしまう。

ｉｉｉ、トランジスタＱａがオンからオフになるには、
トランジスタＱａのコレクタ領域に蓄積した電荷が、Ｒ
ｅ　４−　（Ｒａ　／　Ｒｂ　）の抵抗を通じて放電し
なければならないので、この点からも出力の立ち上がり
がなまってしまう。

ｉｖ、ｉｉｉ項において、出力の立ち上がりを早くする
には、抵抗器Ｒａ”Ｒｃを小さくすればよいが、そうす
ると、抵抗器Ｒａ　、Ｒｈを流れるブリー　□ダミ流が
大きくなり、やはり消費電力が大きくなってしまう。

発明の目的この発明は、そのような問題点を解決しようとするもの
である。

発明の概要このため、この発明においては、例えば第２図に示すよ
うに、出力段をコンプリメンタリ構成とすると共に、入
力パルスからパルス電流を形成し、このパルス電流で出
力段を相補的に駆動するようにしたものである。

実施例すなわち、第２図において、トランジスタＱｌ。

Ｑ２のエミッタが互いに接続され、これらエミッタと電
源端子Ｔ５との間に定電流源Ｘ１が接続されてトランジ
スタＱｌ　、Ｑ２は差動構成とされると共に、トランジ
スタＱ１．Ｑ２のベースは入力端子Ｔ１．Ｔ２にそれぞ
れ接続される。

また、トランジスタＱ３　、Ｑ４のエミッタが互いに接
続され、これらエミッタと電源端子Ｔ４との間に定電流
源Ｘ２が接続されてトランジスタＱ３　、、Ｑ４は差動
構成とされると共に、トランジスタＱ３．Ｑ４のベース
は入力端子Ｔｓ　、Ｔ２にそれぞれ接続される。

さらに、トランジスタＱ　１＋　Ｑ　２のコレクタが、
トランジスタＱｓ、Ｑεのベースに接続され、このトラ
ンジスタＱｓ、Ｑｓのエミッタは端子Ｔ４に接続される
と共に、トランジスタＱ５のベースと端子Ｔ４との間に
抵抗器Ｒ１が接続され、トランジスタＱ５のコレクタが
トランジスタＱ６のベースに接続され、このトランジス
タＱ６のコレクタが出力端子Ｔ３に接続される。

また、トランジスタＱ３．Ｑ４のコレクタが、トランジ
スタＱｖ　、Ｑｓのベースに接続され、このトランジス
タＱＴ　、Ｑ＠のエミッタは端子Ｔ５に接続されると共
に、トランジスタＱ７のベースと端イＴ５との間に抵抗
器Ｒ２が接続され、トランジスタＱ７のコレクタがトラ
ンジスタ。８のベースに接続され、このトランジスタ０
日のコレクタが出力端子Ｔ３に接続される。

なお、トランジスタＱｒ　、Ｑ２　、Ｑｖ　、Ｑｓとト
ランジスタＱ３〜Ｑ６とは互いに逆極性とされ、従って
、トランジスタＱ６とＱ８とはコンプリメンタリ接続さ
れたことになる。また、端子Ｔ１゜Ｔ２には、互いに逆
極性のＥＣＬレベルのパルスＶ１＊　　Ｖ２が供給され
るか、一方の端子はその入力パルスの直流レベルｖＲに
等しい直流レベルとされる。

このような構成によれば、Ｖｌ　＜Ｖ２のときには、ト
ランジスタＱｚがオフ、トランジスタ。２がオンとなる
ので、トランジスタＱ５がオフ、トランジスタＱ６がオ
ンとなる。また、このとき、トランジスタＱ３がオン、
トランジスタＱ４がオフとなるので、トランジスタＱ７
がオン、トランジスタＱ８がオフとなる。従って、Ｖｌ
＜Ｖ２のときには、端子Ｔ３は、端子Ｔ４のレベルＶｃ
ｃとなる。

さらに、Ｖｌ　＞Ｖ２のときには、トランジスタＱ　ｉ
　＝　Ｑ　ｓのオンオフが、Ｖｌ　＜Ｖ２のときは逆に
なり、従って、端子Ｔ３は、端子Ｔ５のレベルＶｓｓと
なる。

従って、入力レベルＶｌ　＋’Ｖ２がＥＣＬレベルであ
っても、レベルＶｃｃ〜Ｖｓｓで変化する出力を得るこ
とができる。

そして、この場合、トランジスタＱ６がオフであるには
、トランジスタＱ２がオフであればよく、トランジスタ
Ｑ５は弱いオン（弱い飽和）であってよい。また、トラ
ンジスタＱ５がオン（弱いオン）からオフになるとき、
そのコレクタ領域に蓄積していた電荷は、抵抗器Ｒ１を
通じて放電する。

従っ°ζ、この弱いオンであること、及び電荷の放電に
よりトランジスタＱ５は、急速にオン（弱いオン）から
オフになることができる。

従って、ｖ、＞ｖ２からｖ、＜ｖ２になると、トランジ
スタＱ５は急速にオンからオフになるので（このとき、
トランジスタＱ２はオン）、トランジスタＱ６は急速に
オフからオンになる。

また、トランジスタＱ８がオンからオフになるとき、ト
ランジスタＱ７がオンになるので、トランジスタＱ１１
のコレクタ領域の蓄積電荷はトランジスタＱ７を通じて
放電し、トランジスタＱ８は急速にオンからオフになる
。

従って、■１〉Ｖ２遁ＡらＶ２　＜Ｖｌ　ニなルト、ト
ランジスタＱ６が急速にオフからオンになると共に、ト
ランジスタＱ８が急速にオンからオフになるので、この
とき、端子Ｔ３の出力は急速に立ち上がり、この立ち上
がりがなまることがない。

また、端子Ｔ３に負荷容量があっても、この負荷容量は
オンであるトランジスタＱ６を通じて充電されるので、
すなわち、トランジスタＱ６の電流増幅率をβ６、定電
流源Ｘ１の電流をＩｓ　とすれば、その負荷容量はβｓ
ｉｘの大きさのコレクタ電流（トランジスタＱ６のコレ
クタ電流）で充電されるので、やはり出力の立ち上がり
がなまることがない。

さらに、同様の理由により、出力の立ち下がりも急速で
あり、なまることがない。

また、トランジスタＱε、Ｑｅの一方はオフであるから
第１図の回路のように貫通電流が流れることがなく、消
費電力が小さくなる。さらに、端子Ｔ３の負荷容量の充
電電流はβＢ１１　となるので、定電流源Ｘ１の電流■
１は小さくてよいと共に、同様の理由により定電流源Ｘ
２の電流■２も小さくてよいので、この点からも消費電
力が小さくなる。

さらに、電流動作なので、電源電圧Ｖ　ｃｃ、　Ｖ　ｓ
ｓによる制約を受けにくい。また、トランジスタＱ８の
電流増幅率をβ８とすれば、 β１１１１−＝−β８１２としておくことにより出力の立ち上がり及び立ち下がり
の波形（トランジェント）を互いに等しくできる。

第３図に示す例においては、トランジスタＱＢ。

Ｑ７のベース・コレクタ間に、ショットキーバリアダイ
オードＤ１．Ｄ２をそれぞれ並列接続し、これによりト
ランジスタＱ６、Ｑ？’がオンのときのベース・コレク
タ間電圧をクランプしてトランジスタＱ６．Ｑ？が弱い
オンとなるようにした場合である。

また、第４図に示す例においては、定電圧用のトランジ
スタＱｓ　、Ｑｌｏを設け、第３図の例と同様にトラン
ジスタＱ　ｓ　＋　Ｑ　７のコレクタ電流をＶｃｃ−０
，４（Ｖ）　、’Ｖｓｓ＋０．４　　（Ｖ）程度にクラ
ンプした場合である。

さらに、第５図に示す例においては、トランジスタ０１
〜Ｑ４に対するトランジスタＱ５〜Ｑ８の接続関係を第
２図の例とは逆にして第２図とは逆極性の出力を得るよ
うにした場合である。

また、第６図に示す例においては、第２図の回路と、第
５図の回路とを一体化す聰ことによりコンプリメンタリ
出力を得るようにした場合であり、この場合には、真出
力間の位相差を無視できる。

さらに、第７図に示す例においては、ＭＯＳトランジス
タで構成した場合である。

なお、上述において、定電流源Ｘｌ、Ｘ２は抵抗器とし
てもよい。

発明の効果出力の立ち上がり及び立ち下がりが急峻である。

また、負荷に対する駆動能力が大きく、しかも、静的電
流が微少である。さらに、電源電圧による制約を受けに
くい。また、反転出力及び非反転出力を容易に得ること
ができる。

【図面の簡単な説明】

第１図はこの発明を説明するための図、第２図〜第７図
はこの発明の一例の接続図である。０１〜Ｑ８はトランジスタである。

Claims

【特許請求の範囲】

第１及び第２のトランジスタのエミッタが定電流源に共
通に接続されて差動構成とされ、上記第１及び第２のト
ランジスタとは逆極性の第３及び第４のトランジスタの
エミッタが別の定電流源に共通に接続されて差動構成と
され、上記第１及び第３のトランジスタのベースが互い
に接続され、上記第２及び第４のトランジスタのベース
が互いに接続され、上記第１及び第２のトランジスタの
一方及び他方のコレクタが、これら第１及び第２のトラ
ンジスタとは逆極性の第５及び第６のトランジスタのベ
ースにそれぞれ接続され、上記第５のトランジスタのコ
レクタが上記第６のトランジスタのベースに接続され、
上記第５及び第６のトランジスタのエミッタが一方の電
源に接続され、上記第３及び第４のトランジスタに対し
て、これら第３及び第４のトランジスタとは逆極性の第
７及び第８のトランジスタが、上記第１及び第２のトラ
ンジスタに対する上記第５及び第６のトランジスタの接
続関係と同様の接続関係で接続され、上記第７及び第８
のトランジスタのエミッタが他方の電源に接続され、上
記第６及び第８のトランジスタのコレクタが互いに接続
され、上記第１及び第３のトランジスタのベースと、上
記第２及び第４のトランジスタのベースとの少なくとも
一方に入力が供給されて上記第６及び第８のトランジス
タのコレクタに上記入力のレベル変換された出力が取り
出されるレベル変換回路。