JPS61188633A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPS61188633A JPS61188633A JP2902185A JP2902185A JPS61188633A JP S61188633 A JPS61188633 A JP S61188633A JP 2902185 A JP2902185 A JP 2902185A JP 2902185 A JP2902185 A JP 2902185A JP S61188633 A JPS61188633 A JP S61188633A
- Authority
- JP
- Japan
- Prior art keywords
- register
- copy
- processor
- storage
- environment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、リスプ言語やプロローグ言語等で作動する計
算機の記憶装置に関し、特にプロセッサ部で保持してい
るレジスタの内容を効率よく格納する環境退避機能があ
る。・記憶装置に関する。
算機の記憶装置に関し、特にプロセッサ部で保持してい
るレジスタの内容を効率よく格納する環境退避機能があ
る。・記憶装置に関する。
(従来技術とその問題点)
非手続き型のプログ・ラミング言語であるリスプ、プロ
ローグ言語などにおいては、現在の処理状態から次の処
理状態に移るときに必要な環境の退避操作の一環とし”
て、プロセッサ部で利用しているレジスタ群を記憶装置
に格納する退避処理がある。この退避作業はプロセス、
タスクの切替え時にも行われるものであ□る。特にリス
プ、プロローグでは環境の退避は顕繁、に行なわれ、こ
れらめ言語の処理性能に大きな影響を及ぼす。環境を退
避する例としては、D、H,D、ウオーレン著「アン・
アブストラクト・プロローグ・インストラクション・セ
ット、テクニカJレノ−) 309 、アーティフィシ
ャル・インテリジェンス・センター、ニスアールアイ・
インターナショナル、 1983(D、 H,D、 W
arren ’ An Abstract Prol
og In5truc−tion Set″Techn
ical Note 309 、 Artificia
l In−telligence Center 、
5RI International 、 1983
)の3ページに記きれている環境(environme
nts )および選択点(choice points
)の退避を挙げることができる。
ローグ言語などにおいては、現在の処理状態から次の処
理状態に移るときに必要な環境の退避操作の一環とし”
て、プロセッサ部で利用しているレジスタ群を記憶装置
に格納する退避処理がある。この退避作業はプロセス、
タスクの切替え時にも行われるものであ□る。特にリス
プ、プロローグでは環境の退避は顕繁、に行なわれ、こ
れらめ言語の処理性能に大きな影響を及ぼす。環境を退
避する例としては、D、H,D、ウオーレン著「アン・
アブストラクト・プロローグ・インストラクション・セ
ット、テクニカJレノ−) 309 、アーティフィシ
ャル・インテリジェンス・センター、ニスアールアイ・
インターナショナル、 1983(D、 H,D、 W
arren ’ An Abstract Prol
og In5truc−tion Set″Techn
ical Note 309 、 Artificia
l In−telligence Center 、
5RI International 、 1983
)の3ページに記きれている環境(environme
nts )および選択点(choice points
)の退避を挙げることができる。
従来の計算機において、前記の退避操作はプロセッサ部
がレジスタの内容をプロセッサ部が指定したアドレスに
格納するように記憶装置へ要求することによって1つの
レジスタの内容が記憶装置に格納され、この操作を繰り
返すことによって行われる。即ち、プロセッサ部におい
てはレジスタ群を退避する際には、車にレジスタの内容
を記憶装置に転送する操作のみ行なうことになり、プロ
セッサ部での主要処理である演算、データ操作、命令の
解釈などの処理用に備えられたハードウェアを有−に利
用せず、高速な処理ができないという問題点があった。
がレジスタの内容をプロセッサ部が指定したアドレスに
格納するように記憶装置へ要求することによって1つの
レジスタの内容が記憶装置に格納され、この操作を繰り
返すことによって行われる。即ち、プロセッサ部におい
てはレジスタ群を退避する際には、車にレジスタの内容
を記憶装置に転送する操作のみ行なうことになり、プロ
セッサ部での主要処理である演算、データ操作、命令の
解釈などの処理用に備えられたハードウェアを有−に利
用せず、高速な処理ができないという問題点があった。
(発明の目的)
本発明の目的は、このような従来の問題点を除去せしめ
て、環境を退避する際にプロセッサ部のレジスタの内容
を高速に記憶部に退1できる記憶装置の提供にある。
て、環境を退避する際にプロセッサ部のレジスタの内容
を高速に記憶部に退1できる記憶装置の提供にある。
(問題点を解決するための手段)
前述の問題点を解決するために本発明が提供する手段は
、プロセッサ部+処理するデータを記□憶□する記憶部
を備え、環境退避処理の際に前記プロセッサ部のレジス
タ内の退避すべき記憶内容を前記記憶部に格納する記憶
装置であって、前記レジスタと同じ内容を保持するコピ
ーレジスタと、前記プロセッサ部から送られるアドレス
を格納するアドレスレジスタと、前記コピーレジスタの
内容を前記記憶部に転送中であることを示すコピーフラ
グと、前記プロセッサ部から送られるレジスタコピーコ
マンドによって前記コピーレジスタの転送必要語を選択
して前記アドレスレジスタを歩道するすとによって得ら
れるアドレスで前記記憶部に順次書き込み、書き込んで
いる間は前記コピーフラグをコピー状態にする記憶制御
部と、前記プロセッサ部が前記記憶部にアクセス要求を
出すときに前記コピーフラグがコピー状態の場合には前
記プロセッサ部からのアクセスを禁止する手段とを備え
てなる。
、プロセッサ部+処理するデータを記□憶□する記憶部
を備え、環境退避処理の際に前記プロセッサ部のレジス
タ内の退避すべき記憶内容を前記記憶部に格納する記憶
装置であって、前記レジスタと同じ内容を保持するコピ
ーレジスタと、前記プロセッサ部から送られるアドレス
を格納するアドレスレジスタと、前記コピーレジスタの
内容を前記記憶部に転送中であることを示すコピーフラ
グと、前記プロセッサ部から送られるレジスタコピーコ
マンドによって前記コピーレジスタの転送必要語を選択
して前記アドレスレジスタを歩道するすとによって得ら
れるアドレスで前記記憶部に順次書き込み、書き込んで
いる間は前記コピーフラグをコピー状態にする記憶制御
部と、前記プロセッサ部が前記記憶部にアクセス要求を
出すときに前記コピーフラグがコピー状態の場合には前
記プロセッサ部からのアクセスを禁止する手段とを備え
てなる。
(作・用)
本発明は上述の手段により、従来技術の問題点を解決し
た。まず、プロセッサ部が保持しているレジスタ群の中
で環境を退避するために必要なレジスタ群を記憶装置側
でも備え、プロセッサ部の対応するレジスタと同一の内
容を保持する。プロセッサ部で環境の退避を行う際には
プロセッサ部のレジスタ群からではなく、記憶装置のレ
ジスタ群のデータを記憶部に格納する。8これにより記
憶装置で環境の退避を行っている間に、プロセッサ部で
は命令の解釈、演算処理を行うことが可能になり、シス
テム全体の処理性能が向上する。
た。まず、プロセッサ部が保持しているレジスタ群の中
で環境を退避するために必要なレジスタ群を記憶装置側
でも備え、プロセッサ部の対応するレジスタと同一の内
容を保持する。プロセッサ部で環境の退避を行う際には
プロセッサ部のレジスタ群からではなく、記憶装置のレ
ジスタ群のデータを記憶部に格納する。8これにより記
憶装置で環境の退避を行っている間に、プロセッサ部で
は命令の解釈、演算処理を行うことが可能になり、シス
テム全体の処理性能が向上する。
また、記憶装置の中でデータの送り出し側、受は側を保
持することにより、データ伝送線の距離が短くなる。こ
の結果、線長に比例するデータ伝送の遅延時間も短縮で
きる。したがってプロセッサ部のレジスタから記憶部に
データ転送するよりも記憶装置内のレジスタからデータ
転送する方が高速に実現できるので環境の退避の高速化
を図ることができる。
持することにより、データ伝送線の距離が短くなる。こ
の結果、線長に比例するデータ伝送の遅延時間も短縮で
きる。したがってプロセッサ部のレジスタから記憶部に
データ転送するよりも記憶装置内のレジスタからデータ
転送する方が高速に実現できるので環境の退避の高速化
を図ることができる。
(実施例)
以下本発明の実施例について図面を参照して説明する。
第1図は本発明の原理的な一実施例を備えた計算機を示
すブロック図である0本図で、11はデータ転送の制御
が可能な記憶装置(本発明の実施例)、12はデータの
処理を行うプロセッサ部、13はデータおよびプログラ
ムを格納する記憶部、14はプロセッサ部12でのデー
タ処理時に状態およびデータを一時保持するために備え
るレジスタ群をまとめたレジスタファイル、15は記憶
装置11の中にあり、プロセッサ部12が保持している
レジスタファイル14の中から環境の退避時に利用する
レジスタ群を保持するコピーレジスタファイル、16は
コピーレジスタファイル15から記憶部13へ環境を退
避している状態であることを示すコピーフラグ、17は
記憶装置11でのデータ転送処理を制御する記憶制御部
、18は環境を記憶部13に退避するときにプロセッサ
部12から送られる記憶部13の退避領域アドレスを保
持し、歩進する機能を持つアドレスレジスタ、19はプ
ロセッサ部12のデータ処理を制御するプロセッサ制御
部、20は環境を退避するときに退避対象レジスタ群を
指定して退避を指示するレジスタフピーコマンド線、2
1はコピーフラグ16がコピー状態を示しているときに
プロセッサ部12がメモリアクセスを要求したときにプ
ロセッサ部12での処理を中断させる信号を生成するゲ
ートである。第2図は第1図計算機における記憶部及び
レジスタの記憶状態を示す図である。第2図においてプ
ロセッサ部12の環境を退避して、レジスタファイル1
4の内容を記憶部13に格納した状態を示す。以下にこ
の実施例の動作を説明する。
すブロック図である0本図で、11はデータ転送の制御
が可能な記憶装置(本発明の実施例)、12はデータの
処理を行うプロセッサ部、13はデータおよびプログラ
ムを格納する記憶部、14はプロセッサ部12でのデー
タ処理時に状態およびデータを一時保持するために備え
るレジスタ群をまとめたレジスタファイル、15は記憶
装置11の中にあり、プロセッサ部12が保持している
レジスタファイル14の中から環境の退避時に利用する
レジスタ群を保持するコピーレジスタファイル、16は
コピーレジスタファイル15から記憶部13へ環境を退
避している状態であることを示すコピーフラグ、17は
記憶装置11でのデータ転送処理を制御する記憶制御部
、18は環境を記憶部13に退避するときにプロセッサ
部12から送られる記憶部13の退避領域アドレスを保
持し、歩進する機能を持つアドレスレジスタ、19はプ
ロセッサ部12のデータ処理を制御するプロセッサ制御
部、20は環境を退避するときに退避対象レジスタ群を
指定して退避を指示するレジスタフピーコマンド線、2
1はコピーフラグ16がコピー状態を示しているときに
プロセッサ部12がメモリアクセスを要求したときにプ
ロセッサ部12での処理を中断させる信号を生成するゲ
ートである。第2図は第1図計算機における記憶部及び
レジスタの記憶状態を示す図である。第2図においてプ
ロセッサ部12の環境を退避して、レジスタファイル1
4の内容を記憶部13に格納した状態を示す。以下にこ
の実施例の動作を説明する。
環境を退避する以前の処理として、プロセッサ部12で
はデータ処理を行う、データ処理のためにはレジスタフ
ァイル14には、一時的なデータあるいは状態を書き込
む処理を伴う。このレジスタファイル14に書き込むと
同時に記憶装置11のコピーレジスタファイル15の対
応するレジスタ位置に同一の内容をデータ線31を介し
て書き込む、この状態を第2図のレジスタファイル14
とコピーレジスタファイル15の例で示す、対応するレ
ジスタ位置に同一の値a、b、cが格納きれる。
はデータ処理を行う、データ処理のためにはレジスタフ
ァイル14には、一時的なデータあるいは状態を書き込
む処理を伴う。このレジスタファイル14に書き込むと
同時に記憶装置11のコピーレジスタファイル15の対
応するレジスタ位置に同一の内容をデータ線31を介し
て書き込む、この状態を第2図のレジスタファイル14
とコピーレジスタファイル15の例で示す、対応するレ
ジスタ位置に同一の値a、b、cが格納きれる。
プロセッサ部12で一連のデータ処理を終了した後、環
境を退避する操作を開始する。レジスタファイル14の
中で第2図に示すように3箇のレジスタRk * Ra
# Ra11の内容を退避するために、プロセッサ部
12ではレジスタフピーコマンド線20を介して前記の
3箇のレジスタの内容を記憶部13に格納するコマンド
を送る。退避するレジスタの順番は第2図のRk e
Ra # Re5tの順である。
境を退避する操作を開始する。レジスタファイル14の
中で第2図に示すように3箇のレジスタRk * Ra
# Ra11の内容を退避するために、プロセッサ部
12ではレジスタフピーコマンド線20を介して前記の
3箇のレジスタの内容を記憶部13に格納するコマンド
を送る。退避するレジスタの順番は第2図のRk e
Ra # Re5tの順である。
同時にアドレス線32を介してプロセッサ部12からア
ドレスレジスタ18に記憶部13への格納゛ □先アド
レスを送る。第2図の例ではアドレスレジミグ18に“
n′格納きれる。
ドレスレジスタ18に記憶部13への格納゛ □先アド
レスを送る。第2図の例ではアドレスレジミグ18に“
n′格納きれる。
記憶装置11の記憶制御部17は、プロセッサ部12か
ら送られたレジスタコピーコマンドを受□けた後、この
コマンドで指定きれる第2図に示す3箇のレジスタの内
容を記憶部13に退避する処理を開始する。このときに
コピーフラグ16を“ON′にして記憶装置11では環
境を退避するためのデータ転送中であることを示す。転
送するデータの送り元としては、レジスタファイル14
に替え、コピーレジスタファイル15を利用する。
ら送られたレジスタコピーコマンドを受□けた後、この
コマンドで指定きれる第2図に示す3箇のレジスタの内
容を記憶部13に退避する処理を開始する。このときに
コピーフラグ16を“ON′にして記憶装置11では環
境を退避するためのデータ転送中であることを示す。転
送するデータの送り元としては、レジスタファイル14
に替え、コピーレジスタファイル15を利用する。
コピーレジスタファイル15からデータ線33を介して
記憶部13へ転送する。転送先のアドレスはアドレスレ
ジスタ18で示きれ、最初の転送では第2150の記憶
部13のn番地にコピーレジスタファイル15のR,レ
ジスタの内容“a′が格納される0次にアドレスレジス
タ18の内容が′n″ □から歩道きれ“n+1
・°となる。記憶部13のn+1番地にR,レジスタの
内容“boが格納される。続いてアドレスレジスタ18
の内容が歩進され1n+2°となり、記憶部13のn+
2番地にはR,+、レジス汐の内容′c′が格納される
。第2図ではこの状態を示す、レジスタの内容を退避す
る処理が終了するとコピーフラグ16は“OFF ”に
される。
記憶部13へ転送する。転送先のアドレスはアドレスレ
ジスタ18で示きれ、最初の転送では第2150の記憶
部13のn番地にコピーレジスタファイル15のR,レ
ジスタの内容“a′が格納される0次にアドレスレジス
タ18の内容が′n″ □から歩道きれ“n+1
・°となる。記憶部13のn+1番地にR,レジスタの
内容“boが格納される。続いてアドレスレジスタ18
の内容が歩進され1n+2°となり、記憶部13のn+
2番地にはR,+、レジス汐の内容′c′が格納される
。第2図ではこの状態を示す、レジスタの内容を退避す
る処理が終了するとコピーフラグ16は“OFF ”に
される。
プロセッサ部12では記憶装置11で前記の環境を退避
する処理を行っている間に、命令の解釈、データ演算な
ど記憶装置11を利用することがない処理を行う、しか
し、プロセッサ制御部19からメモリアクセス要求がメ
モリアクセス信号線34に出力きれる場合には、記憶装
置11では環境退避処理を行いコピーフラグ16は′O
N゛状態になっているので受は付けることができない、
この場合、プロセッサ部12では処理を中断する必要が
あるので、インヒピット信号35を出力する。コピーフ
ラグ16の信号とメモリアクセス信号の論理積をゲート
21で得ることによりインヒピット信号35を得る。
する処理を行っている間に、命令の解釈、データ演算な
ど記憶装置11を利用することがない処理を行う、しか
し、プロセッサ制御部19からメモリアクセス要求がメ
モリアクセス信号線34に出力きれる場合には、記憶装
置11では環境退避処理を行いコピーフラグ16は′O
N゛状態になっているので受は付けることができない、
この場合、プロセッサ部12では処理を中断する必要が
あるので、インヒピット信号35を出力する。コピーフ
ラグ16の信号とメモリアクセス信号の論理積をゲート
21で得ることによりインヒピット信号35を得る。
なお、本実施例は本発明の詳細な説明するために示した
ものであり、本発明の技術的範囲を制限するものではな
い。即ち本実施例では、3箇のレジスタを退避するレジ
スタフピーコマンドを扱う例として示したが、こ゛の他
に興るレジスタ、あるいは異る筒数のレジスタを退避す
るコマンドも扱える構成にすることができる。特に環境
を退避する場合に常に同一のレジスタ群を退避するもの
ではなく、筒数、順序が異るので、これらの退避の型に
対応して複数種類のコマンドを備えることも可能である
。
ものであり、本発明の技術的範囲を制限するものではな
い。即ち本実施例では、3箇のレジスタを退避するレジ
スタフピーコマンドを扱う例として示したが、こ゛の他
に興るレジスタ、あるいは異る筒数のレジスタを退避す
るコマンドも扱える構成にすることができる。特に環境
を退避する場合に常に同一のレジスタ群を退避するもの
ではなく、筒数、順序が異るので、これらの退避の型に
対応して複数種類のコマンドを備えることも可能である
。
また、第1図では、プロセッサ部でのレジスタファイル
が1箇のみである。場合の方式を示したが、複数のレジ
スタファイル、複数の各種レジスタを備える場合にも本
発明は適用でき、これらのレジスタファイル、レジスタ
が環境退避処理に必要7であれば、対応するレジスタを
コピーレジスタファイルと同様に記憶装置内に備えるこ
とができる。また、記憶装置に備えるレジスタ、レジス
タファイルはプロセッサ部で備えているもの全てを備え
る必要はなく、環境の退避に必要なレジスタ、レジスタ
ファイルに対応して備えれば十分である。
が1箇のみである。場合の方式を示したが、複数のレジ
スタファイル、複数の各種レジスタを備える場合にも本
発明は適用でき、これらのレジスタファイル、レジスタ
が環境退避処理に必要7であれば、対応するレジスタを
コピーレジスタファイルと同様に記憶装置内に備えるこ
とができる。また、記憶装置に備えるレジスタ、レジス
タファイルはプロセッサ部で備えているもの全てを備え
る必要はなく、環境の退避に必要なレジスタ、レジスタ
ファイルに対応して備えれば十分である。
(発明の効果)
本発明によれば記憶装置中にプロセッサ部に備えている
レジスタ群と同一内容のレジスタ群を備えることにより
、プロセッサ部の環境を退避する処理ではプロセッサ部
のレジスタ群から記憶装置にデータを転送することなく
、記憶装置中の前記レジスタから記憶部に書き込むこと
ができる。この結果プロセッサ部では環境を退避するた
めのデータ転送を行う必要がなく環境を退避した後に必
要な命令の解釈、演算などの処理を行うことができ、プ
ロセッサ部での処理性能を向上させることができる。こ
のように本発明によれば、環境を退避する際にプロセッ
サ部のレジスタの内容を高速に記憶部に退避できる記憶
装置が提供できる。
レジスタ群と同一内容のレジスタ群を備えることにより
、プロセッサ部の環境を退避する処理ではプロセッサ部
のレジスタ群から記憶装置にデータを転送することなく
、記憶装置中の前記レジスタから記憶部に書き込むこと
ができる。この結果プロセッサ部では環境を退避するた
めのデータ転送を行う必要がなく環境を退避した後に必
要な命令の解釈、演算などの処理を行うことができ、プ
ロセッサ部での処理性能を向上させることができる。こ
のように本発明によれば、環境を退避する際にプロセッ
サ部のレジスタの内容を高速に記憶部に退避できる記憶
装置が提供できる。
第1図は本発明の一実施例を備える計算機を示すブロッ
ク図、第2図は第1図計算機における記憶部及びプロセ
・戸す部の記憶内容の例を示す図である。 図において、11は記憶装置、12はプロセッサ部、1
3は記憶部、14はプロセッサ部12で一時的な内容デ
ータや状態を保持するレジスタファイル、15は環境退
避時にプロセッサ部12でのレジスタファイル14に替
えて環境情報を供給するコピーレジスタファイル、16
はコピーレジスタファイル15から記憶部13へ環境を
退避中であることを示すコピーフラグ、17は記憶装置
11での操作を制御する記憶制御部、18は記憶装置1
1での環境退避先アドレスを示すために歩道機能を備え
るアドレスレジスタである。
ク図、第2図は第1図計算機における記憶部及びプロセ
・戸す部の記憶内容の例を示す図である。 図において、11は記憶装置、12はプロセッサ部、1
3は記憶部、14はプロセッサ部12で一時的な内容デ
ータや状態を保持するレジスタファイル、15は環境退
避時にプロセッサ部12でのレジスタファイル14に替
えて環境情報を供給するコピーレジスタファイル、16
はコピーレジスタファイル15から記憶部13へ環境を
退避中であることを示すコピーフラグ、17は記憶装置
11での操作を制御する記憶制御部、18は記憶装置1
1での環境退避先アドレスを示すために歩道機能を備え
るアドレスレジスタである。
Claims (1)
- プロセッサ部で処理するデータを記憶する記憶部を備え
、環境退避処理の際に前記プロセッサ部のレジスタ内の
退避すべき記憶内容を前記記憶部に格納する記憶装置に
おいて、前記レジスタと同じ内容を保持するコピーレジ
スタと、前記プロセッサ部から送られるアドレスを格納
するアドレスレジスタと、前記コピーレジスタの内容を
前記記憶部に転送中であることを示すコピーフラグと、
前記プロセッサ部から送られるレジスタコピーコマンド
によって前記コピーレジスタの転送必要語を選択して前
記アドレスレジスタを歩進することによって得られるア
ドレスで前記記憶部に順次書き込み、書き込んでいる間
は前記コピーフラグをコピー状態にする記憶制御部と、
前記プロセッサ部が前記記憶部にアクセス要求を出すと
きに前記コピーフラグがコピー状態の場合には前記プロ
セッサ部からのアクセスを禁止する手段とを備える記憶
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2902185A JPS61188633A (ja) | 1985-02-16 | 1985-02-16 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2902185A JPS61188633A (ja) | 1985-02-16 | 1985-02-16 | 記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61188633A true JPS61188633A (ja) | 1986-08-22 |
Family
ID=12264756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2902185A Pending JPS61188633A (ja) | 1985-02-16 | 1985-02-16 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61188633A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03218530A (ja) * | 1990-01-24 | 1991-09-26 | Matsushita Electric Ind Co Ltd | 高速割込み処理装置 |
-
1985
- 1985-02-16 JP JP2902185A patent/JPS61188633A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03218530A (ja) * | 1990-01-24 | 1991-09-26 | Matsushita Electric Ind Co Ltd | 高速割込み処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6023738A (en) | Method and apparatus for accelerating the transfer of graphical images | |
| JP5668014B2 (ja) | プロセッサにおけるタスクおよびデータ管理 | |
| US6553487B1 (en) | Device and method for performing high-speed low overhead context switch | |
| JPH0827707B2 (ja) | Fifoバッファの制御装置及び制御方法並びにデータ転送を制御する装置 | |
| JPS623362A (ja) | デ−タ受信方式 | |
| EP0430500B1 (en) | System and method for atomic access to an input/output device with direct memory access | |
| JPS61188633A (ja) | 記憶装置 | |
| JPH0546581B2 (ja) | ||
| JPH04355818A (ja) | データ入出力制御装置 | |
| JP3341847B2 (ja) | データ処理装置 | |
| JPS61240333A (ja) | 入出力割込処理方式 | |
| JPH03182945A (ja) | 主記憶内データ転送方式 | |
| JPS61260334A (ja) | 記憶装置 | |
| JPH07262004A (ja) | プロセッサ | |
| JPH03269650A (ja) | バッファ記憶装置 | |
| JPH0713920A (ja) | Dma転送方法 | |
| JPH0490038A (ja) | データ処理装置 | |
| JPH03158943A (ja) | バッファ記憶・転送方式 | |
| JPS61109145A (ja) | メモリアドレス算出方式 | |
| JPH02133854A (ja) | 転送可否メモリにアクセス可能なdmaコントローラ | |
| JPS6214244A (ja) | 仮想記憶制御方式 | |
| JPS63208945A (ja) | 情報処理装置 | |
| JPS61241852A (ja) | 更新・保存同時処理可能レジスタフアイル | |
| JPH0481933A (ja) | ベクトルデータ処理装置 | |
| JPS63214806A (ja) | プログラマブル・コントロ−ラ |