JPS61190134U - - Google Patents
Info
- Publication number
- JPS61190134U JPS61190134U JP1985075501U JP7550185U JPS61190134U JP S61190134 U JPS61190134 U JP S61190134U JP 1985075501 U JP1985075501 U JP 1985075501U JP 7550185 U JP7550185 U JP 7550185U JP S61190134 U JPS61190134 U JP S61190134U
- Authority
- JP
- Japan
- Prior art keywords
- recess
- semiconductor element
- conductive material
- bonded
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
第1図はこの考案に係る樹脂封止前の半導体装
置の一実施例を示す平面図、第2図は第1図―
線における断面図、第3図はこの考案における
導電材を示す平面図、第4図は第3図―線に
おける断面図、第5図は従来の樹脂封止前の半導
体装置を示す平面図、第6図は第5図―線に
おける断面図、第7図は従来装置における導電材
を示す平面図、第8図は第7図―線における
断面図である。 図において、1は半導体素子、2は基板、3は
リード導体、4は導電材、6は表面処理部、7は
凹所、8は透孔であり、各図中同一符号は同一ま
たは相当部分を示すものとする。
置の一実施例を示す平面図、第2図は第1図―
線における断面図、第3図はこの考案における
導電材を示す平面図、第4図は第3図―線に
おける断面図、第5図は従来の樹脂封止前の半導
体装置を示す平面図、第6図は第5図―線に
おける断面図、第7図は従来装置における導電材
を示す平面図、第8図は第7図―線における
断面図である。 図において、1は半導体素子、2は基板、3は
リード導体、4は導電材、6は表面処理部、7は
凹所、8は透孔であり、各図中同一符号は同一ま
たは相当部分を示すものとする。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 所望の電気回路が形成された半導体素子、
基板上に設けられ、一端が上記半導体素子の端子
に接続されたリード導体、このリード導体にその
一部が接合され、かつ上記半導体素子の裏面に接
合された上記基板を支持する導電材からなる半導
体装置において、上記導電材に凹所を設け、この
凹所に上記半導体素子の裏面を接合するようにし
たことを特徴とする半導体装置。 (2) 半導体素子の裏面と接合する導電材の凹所
に電気抵抗を低くするための表面処理が施されて
いることを特徴とする実用新案登録請求の範囲第
1項記載の半導体装置。 (3) 導電材の凹所が周辺に透孔を有する凹所で
あることを特徴とする実用新案登録請求の範囲第
1項または第2項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985075501U JPS61190134U (ja) | 1985-05-20 | 1985-05-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985075501U JPS61190134U (ja) | 1985-05-20 | 1985-05-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61190134U true JPS61190134U (ja) | 1986-11-27 |
Family
ID=30616778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985075501U Pending JPS61190134U (ja) | 1985-05-20 | 1985-05-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61190134U (ja) |
-
1985
- 1985-05-20 JP JP1985075501U patent/JPS61190134U/ja active Pending