JPS58148568A - 同期信号ゲ−ト回路 - Google Patents
同期信号ゲ−ト回路Info
- Publication number
- JPS58148568A JPS58148568A JP57030650A JP3065082A JPS58148568A JP S58148568 A JPS58148568 A JP S58148568A JP 57030650 A JP57030650 A JP 57030650A JP 3065082 A JP3065082 A JP 3065082A JP S58148568 A JPS58148568 A JP S58148568A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- signal
- output
- leading
- gate circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、繰返して供給されしかも雑音が重畳された
入力信号から所望のタイミングのみを取〕出して出力信
号とするための同期信号ゲート回路に関するものである
。
入力信号から所望のタイミングのみを取〕出して出力信
号とするための同期信号ゲート回路に関するものである
。
従来０こ０１１の手段としてはたとえば第１図に示すよ
うに１雑音Ｎにしきい値りを設けるようにしたものがあ
る。しかしながら、か沁・る手段によると轟然の仁とな
からしきい値りを超えた雑音Ｎはすべて出力信号へとし
て得られ石ため、レベルの大きな雑音Ｎが重畳され易い
入力信号とには不向きであった。
うに１雑音Ｎにしきい値りを設けるようにしたものがあ
る。しかしながら、か沁・る手段によると轟然の仁とな
からしきい値りを超えた雑音Ｎはすべて出力信号へとし
て得られ石ため、レベルの大きな雑音Ｎが重畳され易い
入力信号とには不向きであった。
このため、次のような手段が提案された。たとえば第２
図および第３図に示すように、入力信号ＰＬを位相比較
器加、ローパスフィルタ２１、および電圧制御発振器（
ｖｃｏ ） ２２−により構成されるフェーズロックド
ループ（ＰＬＬ ）回路に供給し、入力信号Ｐ１の立上
がりに同期した出力信号りを得るようＫしたものである
。すなわち、入力信号Ｐｉに雑音Ｎが重畳してこれによ
り位相比較６加の出力変化を得ても、ローパスフィルタ
２１の遮断周波数を十分低域に選んでおくことによりＶ
ＣＯ２２への伝達が阻止されて出力信号すに雑音Ｎの影
響が現われないようにされている。
図および第３図に示すように、入力信号ＰＬを位相比較
器加、ローパスフィルタ２１、および電圧制御発振器（
ｖｃｏ ） ２２−により構成されるフェーズロックド
ループ（ＰＬＬ ）回路に供給し、入力信号Ｐ１の立上
がりに同期した出力信号りを得るようＫしたものである
。すなわち、入力信号Ｐｉに雑音Ｎが重畳してこれによ
り位相比較６加の出力変化を得ても、ローパスフィルタ
２１の遮断周波数を十分低域に選んでおくことによりＶ
ＣＯ２２への伝達が阻止されて出力信号すに雑音Ｎの影
響が現われないようにされている。
しかしながら、かかる手段によると入力信号Ｐ１がたと
えばビデオ信号中の水平同期信号であって、この同期信
号を用いてビデオ信号再生装置の時間軸補正を行なう場
合のように、入力信号Ｐ１が時間と共に小範囲の変動を
生ずるときにはその変動周波数が高域である丸め、遮断
周波数の低いローパスフィルタ４を介して作動するＶＣ
Ｏ２２の出力変化は得られなｉｏすなわち、入力信号Ｐ
ｌの変動に対して出力信号らは十分な追従性を有さす、
上述の装置く適用した場合満足すべき時間軸補正が行な
えないという欠点があった。
えばビデオ信号中の水平同期信号であって、この同期信
号を用いてビデオ信号再生装置の時間軸補正を行なう場
合のように、入力信号Ｐ１が時間と共に小範囲の変動を
生ずるときにはその変動周波数が高域である丸め、遮断
周波数の低いローパスフィルタ４を介して作動するＶＣ
Ｏ２２の出力変化は得られなｉｏすなわち、入力信号Ｐ
ｌの変動に対して出力信号らは十分な追従性を有さす、
上述の装置く適用した場合満足すべき時間軸補正が行な
えないという欠点があった。
この発明はこのような従来の欠点を是正するためＫなさ
れたものであジ、入力信号に重量された雑音の影響を除
去すると共に入力信号の時間的変動に応じて十分な追従
性を有する出力信号を得る同期信号ゲート回路を提供す
ることを目的とする。
れたものであジ、入力信号に重量された雑音の影響を除
去すると共に入力信号の時間的変動に応じて十分な追従
性を有する出力信号を得る同期信号ゲート回路を提供す
ることを目的とする。
以下、この発明を図面に基づいて説明する。
第４図および第５図はこの発明の一実施例を示す屯ので
ある。
ある。
、図において符号１は入力信号Ｓｔを供給する端子でア
シ、この端子１はアンドゲート２の一方の入力端Ｋｗ！
絖されている。そして、アンドゲート２のアンド出力加
はオアゲート３の一方の入力端に供給されて、その出力
端に連なる端子４から出力信号８が得られるようにされ
ている。また、出力信号シは帰還して位相比較器５の入
力端に供給され、この位相比較器５の出力はローパスフ
ィルタ６に供給されて直流および低周波成分のみが通過
することとなる。さらに、ローパスフィルタ６の出力は
ＶＣＯ７に供給され、こρＶＣＯ７において入力電圧に
比例した発振周波数の出力ｖＯが得られる。
シ、この端子１はアンドゲート２の一方の入力端Ｋｗ！
絖されている。そして、アンドゲート２のアンド出力加
はオアゲート３の一方の入力端に供給されて、その出力
端に連なる端子４から出力信号８が得られるようにされ
ている。また、出力信号シは帰還して位相比較器５の入
力端に供給され、この位相比較器５の出力はローパスフ
ィルタ６に供給されて直流および低周波成分のみが通過
することとなる。さらに、ローパスフィルタ６の出力は
ＶＣＯ７に供給され、こρＶＣＯ７において入力電圧に
比例した発振周波数の出力ｖＯが得られる。
そして、ＶＣＯ７の出力Ｖｏは第１の単安定マルチバイ
ブレータ８をトリガしてパルス幅τ１の出力パルスＱ１
を発生させる。また、第１の単安定マルチバイブレータ
８は第２の単安定マルチバイブレータ９に接続されてパ
ルス幅τ２の出力パルスＱ２を発生させ、このパルスＱ
２は前述した位相比較器５の他方の入力端に供給される
。
ブレータ８をトリガしてパルス幅τ１の出力パルスＱ１
を発生させる。また、第１の単安定マルチバイブレータ
８は第２の単安定マルチバイブレータ９に接続されてパ
ルス幅τ２の出力パルスＱ２を発生させ、このパルスＱ
２は前述した位相比較器５の他方の入力端に供給される
。
一方、ＶＣＯ７の凹力■はＤ形フリップ７０ツブ１０の
クリア端ＣＬＲに供給されてクリア信号として働き、こ
の７リツプフロツプ１０のクロック端ＣＫＫは第２の単
安定ｉルチバイブレータ９の出力パルスＱ２が供給され
ている。また、Ｄ形フリップフロオプ１００入力端りに
は常時ハイレベルの信号Ｈが供給され、その出力端Ｑの
出力ＤＯはオアゲート３の他方の入力端に供給されてい
る。なお、Ｄ形フリップフ０７プ１０ｔｉネガティブエ
ッヂトリガの７リツプフロツプとして構成されている。
クリア端ＣＬＲに供給されてクリア信号として働き、こ
の７リツプフロツプ１０のクロック端ＣＫＫは第２の単
安定ｉルチバイブレータ９の出力パルスＱ２が供給され
ている。また、Ｄ形フリップフロオプ１００入力端りに
は常時ハイレベルの信号Ｈが供給され、その出力端Ｑの
出力ＤＯはオアゲート３の他方の入力端に供給されてい
る。なお、Ｄ形フリップフ０７プ１０ｔｉネガティブエ
ッヂトリガの７リツプフロツプとして構成されている。
さらに、ＶＣＯ７ｏ出力Ｖｏは前述したアンドゲート２
の他方の入力端に供給されている。
の他方の入力端に供給されている。
こうして、アンドゲート２．オアゲート３、およびＤ形
７リツプフロツプ１０はゲート回路を轡成し、位相比較
６Ｓ、Ｏ−パスフィルタ６、ＶＣＯ７゜第１および第２
の単安定マルチバイブレータ８，９はＰＬＬ回路を構成
しており、また第１および第２の単安定マルチバイブレ
ータ８，９は遅延回路を構成している。
７リツプフロツプ１０はゲート回路を轡成し、位相比較
６Ｓ、Ｏ−パスフィルタ６、ＶＣＯ７゜第１および第２
の単安定マルチバイブレータ８，９はＰＬＬ回路を構成
しており、また第１および第２の単安定マルチバイブレ
ータ８，９は遅延回路を構成している。
次に１第５図を参照しながらこの実施例にお叶る回路の
作動につき説明する。なお、第５図に示す各信号の波形
は回路が定常状態に達したと自のものである。
作動につき説明する。なお、第５図に示す各信号の波形
は回路が定常状態に達したと自のものである。
入力信号ε１はアンドゲート２に繰返して供給されるが
、この場合入力信号Ｓ１の立上シのタイミングＭ１はア
ンドゲート２のアンド出カバの立上シのタイミングＭ２
と一致している。また、アンド出力劫の立上りのタイミ
ングｈは出力檜号シの立上りのタイミング流と一致し、
この出力慣号シを受けて作動するＰＬＬ回路のＶＣＯ７
の出力Ｖｏはその立上シのり□イ電ングぬが出力信号シ
の立上シのタイミングＭｓよシ時間幅τ１だけ前に位置
している。この時間幅τ１は、第１の単安定マルチバイ
ブレータの出力パルスＱ１のパルス幅τ１に岬しく、こ
のパルスＱ１の立下シのタイミングに１でトリガされる
第２の単安定マルチバイブレータ９の出力パルス１；ｈ
Ｆｉソの立下シのタイミングに２がＤ形フリップフロッ
プ１０の出力パルス）の立上りのタイミングＭ５と一致
している。すなわち、出力パルスＱ２の立上りのタイミ
ング流は出カバ゛ルスＱ１の立下りのタイミングに１と
一致しているから、出力パルスＱ２の立上りのタイ（ン
グ鵬から時間幅ｆｆｆｅ Ｊｆｊｊ＠ ｔＬ九位習に出
力パルス）の立上りのタイミング流が存することとなる
。
、この場合入力信号Ｓ１の立上シのタイミングＭ１はア
ンドゲート２のアンド出カバの立上シのタイミングＭ２
と一致している。また、アンド出力劫の立上りのタイミ
ングｈは出力檜号シの立上りのタイミング流と一致し、
この出力慣号シを受けて作動するＰＬＬ回路のＶＣＯ７
の出力Ｖｏはその立上シのり□イ電ングぬが出力信号シ
の立上シのタイミングＭｓよシ時間幅τ１だけ前に位置
している。この時間幅τ１は、第１の単安定マルチバイ
ブレータの出力パルスＱ１のパルス幅τ１に岬しく、こ
のパルスＱ１の立下シのタイミングに１でトリガされる
第２の単安定マルチバイブレータ９の出力パルス１；ｈ
Ｆｉソの立下シのタイミングに２がＤ形フリップフロッ
プ１０の出力パルス）の立上りのタイミングＭ５と一致
している。すなわち、出力パルスＱ２の立上りのタイミ
ング流は出カバ゛ルスＱ１の立下りのタイミングに１と
一致しているから、出力パルスＱ２の立上りのタイ（ン
グ鵬から時間幅ｆｆｆｅ Ｊｆｊｊ＠ ｔＬ九位習に出
力パルス）の立上りのタイミング流が存することとなる
。
このように、位相比較器５等で構成されるＰＬＬ回路は
出力信号シの立上シのタイミングＭｓで位相同期してお
り、このタイミングｈは入力信号ｓ１の立上シのタイミ
ングＭ＋ Ｋ常時一致している。換言すれば、入力信号
Ｓ１の立上りのタイミングＭ１が、第２の単安定マルチ
バイブレータ９の出力パルスＱ２における立上シのタイ
ミーング隨よシ時間幅で前にτ１、後にτ２の範囲内に
存するならば、出力信号シの立上シのタイミングｈは入
力信号Ｓｔの立上シのタイミングＭ１に一致するようＫ
なる。し友がって、入力信号８１の立上りのタイミング
Ｍ１がゲート回路の開状態期間である時間幅τ１＋で２
の範囲で変動する場合には出力信号シの立上シのタイミ
ング島は入力信号８１の立上シのタイミングＭ１に直ち
に追従する。
出力信号シの立上シのタイミングＭｓで位相同期してお
り、このタイミングｈは入力信号ｓ１の立上シのタイミ
ングＭ＋ Ｋ常時一致している。換言すれば、入力信号
Ｓ１の立上りのタイミングＭ１が、第２の単安定マルチ
バイブレータ９の出力パルスＱ２における立上シのタイ
ミーング隨よシ時間幅で前にτ１、後にτ２の範囲内に
存するならば、出力信号シの立上シのタイミングｈは入
力信号Ｓｔの立上シのタイミングＭ１に一致するようＫ
なる。し友がって、入力信号８１の立上りのタイミング
Ｍ１がゲート回路の開状態期間である時間幅τ１＋で２
の範囲で変動する場合には出力信号シの立上シのタイミ
ング島は入力信号８１の立上シのタイミングＭ１に直ち
に追従する。
なお、入力信号Ｓ１の立上りのタイミングＭ１が時間軸
上大きな変動を生じて時間幅τ１十τ２の範囲から逸脱
した場合には、出力信号勅の立上りのタイミング島は一
時的にＶＣＯ７の出力ＶｏあるいはＤ形スリップ７０ツ
ブ１０の出力パルス珈の立上りのタイミングＭａ 、
Ｍｓで代用されて時間幅τ１＋τ２の前後に位置するこ
ととなる。しかし、ＰＬ′Ｌ回粋の働きによりＶＣＯ７
の発振周波数が変化して第２の単安定マルチバイブレー
タ９の立上シのタイミングＭ６は漸次入力信号Ｓｌの立
上りのタイミングＭ１に一致する。この一致させるため
の速度はローパスフィルタ６の遮断周波数を高くするこ
とにより速くなる。
上大きな変動を生じて時間幅τ１十τ２の範囲から逸脱
した場合には、出力信号勅の立上りのタイミング島は一
時的にＶＣＯ７の出力ＶｏあるいはＤ形スリップ７０ツ
ブ１０の出力パルス珈の立上りのタイミングＭａ 、
Ｍｓで代用されて時間幅τ１＋τ２の前後に位置するこ
ととなる。しかし、ＰＬ′Ｌ回粋の働きによりＶＣＯ７
の発振周波数が変化して第２の単安定マルチバイブレー
タ９の立上シのタイミングＭ６は漸次入力信号Ｓｌの立
上りのタイミングＭ１に一致する。この一致させるため
の速度はローパスフィルタ６の遮断周波数を高くするこ
とにより速くなる。
また、入力信号ＳｔＫ重畳した雑音ｒは時間幅τ１＋τ
２の範囲外に存する場合には、たとえ連続的に混入して
も出力信号シに与える影響はない。
２の範囲外に存する場合には、たとえ連続的に混入して
も出力信号シに与える影響はない。
以上説明したように、この発明によれば同期信号を入力
信号として受けると共にその同期信号の所定のタイミン
グを含む一定時間幅内において開状態となシ、順次出力
信号を取シ出すゲート回路と、その一定時間幅を定める
遅延回路を有すると共にゲート回路から受けた各出力信
号を各所定のタイミングとの位相同期を図るＰＬＬ回路
とを備えたので、入力信号が一定の時間幅内で変動して
も応答速度を犠牲にすることなく常時追従した出力信号
を得ることができ、かつその変動範囲の前後に重畳した
雑音による影響を排除することができる。したがって、
入力信号がたとえばＳ／Ｎ比の悪いビデオ信号に含まれ
る水平同期信号を分離したものであり、これによシ得ら
れる出力信号をビデオ信号再生装置の時間軸補正に用い
るような回路にこの発明を適用することはきわめて有効
である。
信号として受けると共にその同期信号の所定のタイミン
グを含む一定時間幅内において開状態となシ、順次出力
信号を取シ出すゲート回路と、その一定時間幅を定める
遅延回路を有すると共にゲート回路から受けた各出力信
号を各所定のタイミングとの位相同期を図るＰＬＬ回路
とを備えたので、入力信号が一定の時間幅内で変動して
も応答速度を犠牲にすることなく常時追従した出力信号
を得ることができ、かつその変動範囲の前後に重畳した
雑音による影響を排除することができる。したがって、
入力信号がたとえばＳ／Ｎ比の悪いビデオ信号に含まれ
る水平同期信号を分離したものであり、これによシ得ら
れる出力信号をビデオ信号再生装置の時間軸補正に用い
るような回路にこの発明を適用することはきわめて有効
である。
第１図から第３図までは従来例を説明する図であり、第
１図はしきい値を超えた雑音が出力として現われる場合
のタイミングチャート、第２図はＰＬＬ回路で構成した
場合のブロック図、第３図は第２図の回路の作動を説明
するタイミングチャート、第４図はこの発明の一実施例
を示すブロック図、第５図は第４図の回路の作動を説明
するタイミングチャートである。 ２・・・アンドゲート、３・・・オアゲート、５・・・
位相比較器、６・・・ローパスフィルタ、７・・・ｖｃ
ｏ、 ｓ・・・第１の単安定マルチバイブレータ、９
・・・第２の単安定ｉルチバイブレータ、１ｏ・・・Ｄ
形フリップ７０ツブ。 第１図 第２図 第３図
１図はしきい値を超えた雑音が出力として現われる場合
のタイミングチャート、第２図はＰＬＬ回路で構成した
場合のブロック図、第３図は第２図の回路の作動を説明
するタイミングチャート、第４図はこの発明の一実施例
を示すブロック図、第５図は第４図の回路の作動を説明
するタイミングチャートである。 ２・・・アンドゲート、３・・・オアゲート、５・・・
位相比較器、６・・・ローパスフィルタ、７・・・ｖｃ
ｏ、 ｓ・・・第１の単安定マルチバイブレータ、９
・・・第２の単安定ｉルチバイブレータ、１ｏ・・・Ｄ
形フリップ７０ツブ。 第１図 第２図 第３図
Claims (1)
- 【特許請求の範囲】 同期信号を入力信号として受けると共に前記同期信号の
所定のタイミングを含む一定時間幅内において開状態と
なシ、順次出力信号を取り出すゲート回路と、 前記一定時間幅を定める遅延回路を有すると共に前記ゲ
ート回路から受けた各出力信号と前記各所定のタイミン
グとの位相同期を図る７工−ズロツクドループ回路とを
備えたととを特徴とする同期信号ゲート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57030650A JPS58148568A (ja) | 1982-03-01 | 1982-03-01 | 同期信号ゲ−ト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57030650A JPS58148568A (ja) | 1982-03-01 | 1982-03-01 | 同期信号ゲ−ト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58148568A true JPS58148568A (ja) | 1983-09-03 |
Family
ID=12309674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57030650A Pending JPS58148568A (ja) | 1982-03-01 | 1982-03-01 | 同期信号ゲ−ト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58148568A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61164387A (ja) * | 1985-01-16 | 1986-07-25 | Matsushita Electric Ind Co Ltd | ビデオ信号処理装置 |
-
1982
- 1982-03-01 JP JP57030650A patent/JPS58148568A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61164387A (ja) * | 1985-01-16 | 1986-07-25 | Matsushita Electric Ind Co Ltd | ビデオ信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4309662A (en) | Circuit for rapidly resynchronizing a clock | |
| JPS6051312B2 (ja) | 水平走査周波数逓倍回路 | |
| US3602834A (en) | Timing recovery circuits | |
| KR970002948B1 (ko) | 비트 클럭 재생 장치 | |
| US3382453A (en) | Circuit for stabilizing an oscillator during interruption of synchronizing signal | |
| JP3175217B2 (ja) | デジタルｐｌｌ回路 | |
| JPS6174464A (ja) | 垂直同期信号作成回路 | |
| JPH0631795Y2 (ja) | デイジタル信号同期回路 | |
| JPH08335932A (ja) | 局間クロック同期回路 | |
| JPH05227451A (ja) | 位相ロックループ回路 | |
| JPH0254680A (ja) | 画像信号用同期回路 | |
| JPS61280123A (ja) | Ｐｌｌ回路 | |
| JPS62110320A (ja) | デジタルｐｌｌ回路 | |
| JPS60223224A (ja) | 位相同期回路 | |
| JP2743428B2 (ja) | バーストゲートパルス発生回路 | |
| JPH0267034A (ja) | ビット同期回路 | |
| JPS61265934A (ja) | ビツト同期回路 | |
| JPH0362681A (ja) | 映像信号クランプ回路 | |
| JPS61240731A (ja) | デイジタル信号再生装置 | |
| JPS5833735B2 (ja) | Ｆｍステレオ復調回路 | |
| JPH037189B2 (ja) | ||
| JPS61240729A (ja) | デイジタル信号再生装置 | |
| JPS5918894B2 (ja) | デジタル位相同期回路 | |
| JPS6382084A (ja) | 高安定基準周波数発振方式 | |
| JPH02295224A (ja) | 位相同期回路 |