JPS61193220A - 出力信号初期化回路 - Google Patents
出力信号初期化回路Info
- Publication number
- JPS61193220A JPS61193220A JP60033217A JP3321785A JPS61193220A JP S61193220 A JPS61193220 A JP S61193220A JP 60033217 A JP60033217 A JP 60033217A JP 3321785 A JP3321785 A JP 3321785A JP S61193220 A JPS61193220 A JP S61193220A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- printed board
- diodes
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子装置、通信装置等に於いて装置本体にプリ
ント板を挿入する際のトランジェントに発生する誤動作
を除去する為の出力信号初期化回路に関するものである
。
ント板を挿入する際のトランジェントに発生する誤動作
を除去する為の出力信号初期化回路に関するものである
。
従来電子装置、通信装置等に於いて装置本体にプリン1
〜板を挿入する際のトランジェントに異常信号が発生し
、装置に誤動作を起こさせることがあり、此の改善策の
開発が強く望まれていた。
〜板を挿入する際のトランジェントに異常信号が発生し
、装置に誤動作を起こさせることがあり、此の改善策の
開発が強く望まれていた。
従来電子装置、通信装置等に於いて装置本体にプリント
板を挿入する際、挿入されたプリント板に正規の電圧が
印加してから此のプリント板が安定的に動作を始める迄
に若干の時間がかかるのが普通である。
板を挿入する際、挿入されたプリント板に正規の電圧が
印加してから此のプリント板が安定的に動作を始める迄
に若干の時間がかかるのが普通である。
此のトランジェントの時間内では挿入されたプリント板
に正規の電圧が未だ印加していないので当然正規の動作
を行わないことがある。此の為挿入されたプリント板か
ら誤信号が発生して既に挿入されているプリント板の動
作に悪影響を与え、装置として誤動作を起こす恐れがあ
った。
に正規の電圧が未だ印加していないので当然正規の動作
を行わないことがある。此の為挿入されたプリント板か
ら誤信号が発生して既に挿入されているプリント板の動
作に悪影響を与え、装置として誤動作を起こす恐れがあ
った。
本発明の目的は上記従来方式の欠点を除去し、プリント
板を挿入する際に発生する誤信2号を除去する出力信号
初期化回路を提供することである。
板を挿入する際に発生する誤信2号を除去する出力信号
初期化回路を提供することである。
問題点を解決するための手段は、回路部品を実装したプ
リント板によって構成される電子・通信装置等に於いて
、前記プリント板の電源供給端子とアース間に抵抗とコ
ンデンサの直列回路を設け、前記抵抗とコンデンサの接
続点と前記プリント板の各出力端子間を夫々ダイオード
で接続し、前記プリント板を本体装置に挿入する際に発
生する信号を阻止することにより達成される。
リント板によって構成される電子・通信装置等に於いて
、前記プリント板の電源供給端子とアース間に抵抗とコ
ンデンサの直列回路を設け、前記抵抗とコンデンサの接
続点と前記プリント板の各出力端子間を夫々ダイオード
で接続し、前記プリント板を本体装置に挿入する際に発
生する信号を阻止することにより達成される。
本発明に依ると問題点を解決するための手段の項で述べ
た様に電源電圧により抵抗を経由してコンデンサを完全
に充電する迄挿入プリント板から発生する誤信号を阻止
して外部回路に出力しない様にするので本体装置が誤動
作することがないと云う効果が生まれる。
た様に電源電圧により抵抗を経由してコンデンサを完全
に充電する迄挿入プリント板から発生する誤信号を阻止
して外部回路に出力しない様にするので本体装置が誤動
作することがないと云う効果が生まれる。
第1図は本発明に依る出力信号初期化回路の一実施例を
示す図である。
示す図である。
第2図は第1図の動作の説明図である。
図中、■は抵抗、2a、2b、2cは夫々インバータ、
3a、3b、3Cは夫々抵抗、4a、4b、4cは夫々
ダイオード、5a、5b、5cは夫々接触部品、6a、
6b、6Cは夫々接触部品、7a、7b、7cは夫々イ
ンバータ、8はプリント板9はコンデンサである。尚以
下全図を通じ同一記号は同一対象物を表す。
3a、3b、3Cは夫々抵抗、4a、4b、4cは夫々
ダイオード、5a、5b、5cは夫々接触部品、6a、
6b、6Cは夫々接触部品、7a、7b、7cは夫々イ
ンバータ、8はプリント板9はコンデンサである。尚以
下全図を通じ同一記号は同一対象物を表す。
以下図に従って本発明の詳細な説明する。
接触部品5a、5b、5C等と接触部品7a、7b、7
c等は組になっており、接触部品5a、5b、50等は
プリント板8に取り付けられ、接触部品6a、6b、6
0等は本体装置に取り付けられ、相互に接触する様構成
されている。
c等は組になっており、接触部品5a、5b、50等は
プリント板8に取り付けられ、接触部品6a、6b、6
0等は本体装置に取り付けられ、相互に接触する様構成
されている。
各種回路部品例えばインバータ2a、2b、20等、抵
抗3a、3b、30等はプリント板8に実装されている
回路部品である。
抗3a、3b、30等はプリント板8に実装されている
回路部品である。
今プリント板8を本体装置に取り付けられている接触部
品6a、6b、60等に挿入すると、接触部品6aは5
aと、6bは5bと、6Cは5Cと夫々接触し、プリン
ト板8に実装されている回路は本体装置の回路例えばイ
ンバータ7a、7b、70等に接続される。
品6a、6b、60等に挿入すると、接触部品6aは5
aと、6bは5bと、6Cは5Cと夫々接触し、プリン
ト板8に実装されている回路は本体装置の回路例えばイ
ンバータ7a、7b、70等に接続される。
前述した様にプリント板8を本体装置に挿入した時点か
ら成る時間はプリント板8の各回路に正規の電圧が印加
していないので誤信号を発生し、既に挿入されているプ
リント板の回路、例えばインバータ7a、7b、70等
に誤信号を出力し、装置として誤動作を起こすことがあ
る。
ら成る時間はプリント板8の各回路に正規の電圧が印加
していないので誤信号を発生し、既に挿入されているプ
リント板の回路、例えばインバータ7a、7b、70等
に誤信号を出力し、装置として誤動作を起こすことがあ
る。
本発明では抵抗1を経由して電源電圧+5vがコンデン
サ9を充電する。コンデンサ9の端子電圧が+5■にな
る迄の時間は、インバータ2a、2b、20等、及び抵
抗3a、3b、30等を介して接触部品5a、5b、5
0等に現れる誤信号はダイオード4a、4b、40等が
導通状態であるのでコンデンサ9により短絡される。
サ9を充電する。コンデンサ9の端子電圧が+5■にな
る迄の時間は、インバータ2a、2b、20等、及び抵
抗3a、3b、30等を介して接触部品5a、5b、5
0等に現れる誤信号はダイオード4a、4b、40等が
導通状態であるのでコンデンサ9により短絡される。
鳴でコンデンサ9の端子電圧が正規の+5■になるとダ
イオード4a、4b、40等は絶縁状態となり、インバ
ータ2a、2b、20等、及び抵抗3a、3b、30等
を介して出力される正規の信号に対し妨害を与えること
はない。
イオード4a、4b、40等は絶縁状態となり、インバ
ータ2a、2b、20等、及び抵抗3a、3b、30等
を介して出力される正規の信号に対し妨害を与えること
はない。
此の様にプリン) Fi8を本体装置に挿入した時点か
ら成る時間内はプリント板8に実装されている回路から
の出力信号をインヒビットするので外部回路に悪い影響
を与えることはない。
ら成る時間内はプリント板8に実装されている回路から
の出力信号をインヒビットするので外部回路に悪い影響
を与えることはない。
上記説明を図示したものが第2図で、図中、■は不安定
期間、■は安定期間である。第2図(alに示す様にプ
リント板8を挿入してから成る時間内(不安定期間■で
示す)は図示する様な誤信号が発生し後位回路に悪影響
を与える。
期間、■は安定期間である。第2図(alに示す様にプ
リント板8を挿入してから成る時間内(不安定期間■で
示す)は図示する様な誤信号が発生し後位回路に悪影響
を与える。
第2図(b)は此の不安定期間Iに於いてはコンデンサ
9を抵抗1を経由して充電させ、其の間ダイオード4a
等を導通状態とし、実効的なインヒビットゲートを作り
、誤信号を阻止し、第2図(C)の様な信号を後位回路
に送出する。
9を抵抗1を経由して充電させ、其の間ダイオード4a
等を導通状態とし、実効的なインヒビットゲートを作り
、誤信号を阻止し、第2図(C)の様な信号を後位回路
に送出する。
第3図は本発明に依る出力信号初期化回路の別の一実施
例を示す図である。
例を示す図である。
図中、10はプリント板、lla、llb、llcは夫
々アンドゲートである。
々アンドゲートである。
第3図は第1図と略同−の回路であるが、各回路出力に
アンドゲートlla、llb、llcを更に付加した点
が異なる。プリント板10を本体装置に挿入した時、第
1図の場合と同じく+5■の電源電圧は抵抗1を経由し
てコンデンサ9を充電し、コンデンサ9が完全に充電さ
れる迄ダイオード4a、4b、40等が導通状態となり
、て接触部品5a、5b、50等が実効的にアースされ
て誤信号が後位回路に送出されない様にする。
アンドゲートlla、llb、llcを更に付加した点
が異なる。プリント板10を本体装置に挿入した時、第
1図の場合と同じく+5■の電源電圧は抵抗1を経由し
てコンデンサ9を充電し、コンデンサ9が完全に充電さ
れる迄ダイオード4a、4b、40等が導通状態となり
、て接触部品5a、5b、50等が実効的にアースされ
て誤信号が後位回路に送出されない様にする。
本発明では更にコンデンサ9の端子電圧によりアントゲ
−1・11a、llb、llc等を付加する。此の為コ
ンデンサ9の端子電圧が正規の+5■にならない限り、
アンドゲートlla、llb、llc等は閉ざされてい
るので誤信号が出力される可能性は更に減少する。
−1・11a、llb、llc等を付加する。此の為コ
ンデンサ9の端子電圧が正規の+5■にならない限り、
アンドゲートlla、llb、llc等は閉ざされてい
るので誤信号が出力される可能性は更に減少する。
以上詳細に説明した様に本発明によれば、プリント板を
本体装置に挿入する際に発生する誤動作を阻止出来ると
云う大きい効果がある。
本体装置に挿入する際に発生する誤動作を阻止出来ると
云う大きい効果がある。
第1図は本発明に依る出力信号初期化回路の一実施例を
示す図である。 第2図は第1図の動作の説明図である。 第3図は本発明に依る出力信号初期化回路の別の一実施
例を示す図である。 図中、1は抵抗、2a、2b、2cは夫々インバータ、
3a、3b、3cは夫々抵抗、4a、4b、4cは夫々
ダイオード、5a、5b、5cは夫々接触部品、6a、
6b、6cは夫々接触部品、7a、7b、7cは夫々イ
ンバータ、8はプリント板9はコンデンサ、10はプリ
ント板、lla、11b、llcは夫々アンドゲートで
ある。
示す図である。 第2図は第1図の動作の説明図である。 第3図は本発明に依る出力信号初期化回路の別の一実施
例を示す図である。 図中、1は抵抗、2a、2b、2cは夫々インバータ、
3a、3b、3cは夫々抵抗、4a、4b、4cは夫々
ダイオード、5a、5b、5cは夫々接触部品、6a、
6b、6cは夫々接触部品、7a、7b、7cは夫々イ
ンバータ、8はプリント板9はコンデンサ、10はプリ
ント板、lla、11b、llcは夫々アンドゲートで
ある。
Claims (1)
- 回路部品を実装したプリント板によって構成される電子
・通信装置等に於いて、前記プリント板の電源供給端子
とアース間に抵抗とコンデンサの直列回路を設け、前記
抵抗とコンデンサの接続点と前記プリント板の各出力端
子間を夫々ダイオードで接続し、前記プリント板を本体
装置に挿入する際に発生する信号を阻止することを特徴
とする出力信号初期化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60033217A JPS61193220A (ja) | 1985-02-21 | 1985-02-21 | 出力信号初期化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60033217A JPS61193220A (ja) | 1985-02-21 | 1985-02-21 | 出力信号初期化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61193220A true JPS61193220A (ja) | 1986-08-27 |
Family
ID=12380278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60033217A Pending JPS61193220A (ja) | 1985-02-21 | 1985-02-21 | 出力信号初期化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61193220A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02105911A (ja) * | 1988-10-14 | 1990-04-18 | Hitachi Ltd | 活線挿抜方法および装置 |
-
1985
- 1985-02-21 JP JP60033217A patent/JPS61193220A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02105911A (ja) * | 1988-10-14 | 1990-04-18 | Hitachi Ltd | 活線挿抜方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0341920B2 (ja) | ||
| DE60021366T2 (de) | Integrierte schaltung für eine gleichstrom-motorsteuerung mit minimaler zahl der anschlussklemmen | |
| JPS61193220A (ja) | 出力信号初期化回路 | |
| JPH01253995A (ja) | 電子回路板の活線挿入方法 | |
| EP0820009B1 (en) | Emulation device with no fear of faulty operation due to noise | |
| JPH04192389A (ja) | 電子回路 | |
| DE102007030569A1 (de) | Schaltungsanordnung und Verfahren zum Auswerten eines Datensignals | |
| JP2758816B2 (ja) | 多層プリント基板のemi対策法 | |
| JP2819775B2 (ja) | 混成集積回路装置 | |
| US5056033A (en) | Microprocessor emulator active probe power supply | |
| KR100256316B1 (ko) | 세탁기의자기진단장치 | |
| JPS6122802B2 (ja) | ||
| KR960009051Y1 (ko) | 입력단 인터페이스회로 | |
| JPS61216523A (ja) | 電子機器 | |
| JP2579611Y2 (ja) | 検出装置 | |
| JPS6221048Y2 (ja) | ||
| JPH04138379A (ja) | 過電流防止回路 | |
| CN114414925A (zh) | 故障信号保持电路、检测装置及电子设备 | |
| JPH079438Y2 (ja) | ノイズ低減用付加回路 | |
| JPS61190695A (ja) | プロセス入出力装置 | |
| JPS63271113A (ja) | エンコ−ダ | |
| JPH0353582B2 (ja) | ||
| JPS58119275A (ja) | テレビジヨン受像機用x線防止装置 | |
| JPH0353603A (ja) | 入力バッファ回路 | |
| JPH0453259A (ja) | 半導体集積回路装置 |