JPH0353582B2 - - Google Patents

Info

Publication number
JPH0353582B2
JPH0353582B2 JP57144028A JP14402882A JPH0353582B2 JP H0353582 B2 JPH0353582 B2 JP H0353582B2 JP 57144028 A JP57144028 A JP 57144028A JP 14402882 A JP14402882 A JP 14402882A JP H0353582 B2 JPH0353582 B2 JP H0353582B2
Authority
JP
Japan
Prior art keywords
signal
circuit
power
output
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57144028A
Other languages
English (en)
Other versions
JPS5933522A (ja
Inventor
Koichi Yomogihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Signal Co Ltd
Original Assignee
Nippon Signal Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Signal Co Ltd filed Critical Nippon Signal Co Ltd
Priority to JP57144028A priority Critical patent/JPS5933522A/ja
Publication of JPS5933522A publication Critical patent/JPS5933522A/ja
Publication of JPH0353582B2 publication Critical patent/JPH0353582B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Power Sources (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

【発明の詳細な説明】 本発明は、たとえば列車検知装置のようにフエ
ールセーフは性質が要求される処理装置に用いて
好適な停電復帰時信号発生装置に関する。
フエールセーフに作られた処理装置は、一般
に、停電が発生しないように、いわゆる無停電化
された環境で用いられている。しかし、現実には
電源操作を誤つたとき等に停電することがある。
このような場合、電子回路を用いた装置、特に揮
発性記憶回路を用いた装置は、停電回復後に初期
設定(リセツト)を改めて行う必要があり、この
初期設定を従来は人手によつて行つていた。
停電が復帰したことを意味する停電復帰時信号
は、電源を入力とし、この入力信号を微分回路で
微分して電源の立上り成分を抽出し、その出力を
波形成形回路で成形することにより作成すること
はできる。しかし、このような回路構成では、た
とえばこのための回路が故障した場合には、停電
状態でないにもかわらず、誤つてリセツト信号が
発生することがある。すなわち、リセツトの出力
が故障が原因では決して発生しないような構成に
することができない。すなわち、たとえば波形成
形回路として対称誤り回路(たとえば、シユミツ
ト回路)を用いると、シユミツト回路が故障した
ときあるいは微分回路が故障(コンデンサが短絡
故障)したときには、停電復帰時信号を出力した
ままになつてしまう(故障状態が存在する)。こ
のような回路構成は不要なときに初期設定信号
(リセツト信号)が投入されることになり、たと
えば、ブロツクセクシヨン(閉塞区間)に進入し
た列車の車軸数を計数して、列車の進入を検知す
る列車検知装置において、カウンタの計数値をリ
セツトしてしまいかねず、フエールセーフを要求
される装置には用いることができない。
本発明は、初期設定信号発生の装置が正常(故
障でなく)でかつ電源が復帰したたときのみ停電
復帰時信号を出力し、停電が起つていないときに
誤つて停電復帰時信号を発生することのない停電
復帰時信号装置を提供することを目的とする。
以下、図面に示す実施例に基いて本発明を説明
する。
第1図において、1は直流電源の正側からたと
えば24Vの直流信号が入力する電源入力端子、2
は端子1からの入力信号を積分する積分回路、3
は積分回路2からの積分出力信号が入力されるウ
インドウコンパレータ、また、60はウインドウ
コンパレータ3の出力を整流する整流回路4およ
び整流回路4の出力信号を遅延して発振出力とし
て延長して送出する発振回路5からなる延長発振
部であり、6は停電復帰時信号の出力端子、7は
前記直流電源の出力を回路3,4,5で用いる電
源として、たとえば電圧12Vに変換するツエナー
ダイオード、8はツエナーダイオード7の負荷抵
抗である。
積分回路2は抵抗10とコンデンサ11を端子
1とアース間に直列に接続した一般的な回路であ
り、接続点の電圧(コンデンサ11の端子電圧)
をウインドウコンパレータ3に出力している。
ウインドウコンパレータ3は、上下2つのスレ
ツシヨールドレベルにより定められた窓を有し、
入力信号のレベルが、前記窓の範囲内のときだけ
発振して発振出力する既知の回路であり、入力信
号のレベルが前記窓以下のときと、窓以上のと
き、および回路が故障したときには発振出力が得
られず、いわゆる非対称誤り特性を有している。
このようなウインドウコンパレータ3は、実開昭
57−4764号公報等に開示されているが、ここはそ
の一例を第3図に示す。
第3図のウインドウコンパレータは、この例で
は3個のトランジスタ31,32,33を用いた
発振回路で構成され、抵抗34〜41はトランジ
スタ31,32,33と共に増幅器を構成し、帰
還発振を起こすための抵抗である。端子43は積
分回路からの信号入力端子、端子44はツエナー
ダイオード7からの電圧12Vの電源の入力端子で
あつてトランジスタ32へ電源を供給する。各ト
ランジスタのベースには、前段のトランジスタの
出力が直接結合で接続されている。すなわち、ト
ランジスタ31のベースには、トランジスタ33
の出力がコレクタ抵抗34,35の分割比で抵抗
36を介して供給され、トランジスタ32のベー
スには、トランジスタ31の出力が抵抗37と3
8および39で端子44への電源入力のレベルシ
フト分を含めて抵抗39により分割して供給さ
れ、トランジスタ33のベースには、トランジス
タ32の出力が抵抗40,41で分割して供給さ
れている。
上述のウインドウコンパレータは、入力端子4
3に特定の範囲の入力電圧が印加されると、トラ
ンジスタ3→トランジスタ32→トランジスタ3
3→トランジスタ31の順に各トランジスタの出
力が供給される帰還発振器を構成している。
このウインドウコンパレータが発振できる入力
電圧V1の範囲は、端子44への入力電圧をV0
抵抗34,35,37,38,39の抵抗値を
各々、R34,R35,R37,R38,R39とするとき、次
の2つの式で示される電圧e1(下限)とe2(上限)
の間である。
e1・R39/(R37+R38+R39)≒V0 …(1) e2・R35/(R34+R35)≒V0 …(2) ここに、e1とe2の間がウインドウコンパレータ
の窓となる。
入力電圧V1が下限e1より低い場合は、トラン
ジスタ32,33がオンの状態でトランジスタ3
1がオフのままであるので発振しない。入力電圧
V1が下限e1より大きくなり、上限e2を超えない範
囲では、トランジスタ32,33がオフ状態とな
るので、トランジスタ31がオン状態となる。ト
ランジスタ31がオンすると、トランジスタ3
2,33がオフとなり、トランジスタ31がオフ
状態となる。トランジスタ31がオフ状態となる
と、トランジスタ32,33がオン状態となるの
で、以後ウインドウコンパレータは発振をつづけ
ることになる。さらに、入力電圧V1が上限e2
超えると、トランジスタ33がたとえオンになつ
てもトランジスタ31がオフしないので、発振回
路は発振不能となる。
条件式(1)及び(2)からも明らかなように、ウイン
ドウコンパレータが発振する入力電圧V1の下限
e1及び上限e2は、抵抗34,35,37,38,
39の値に依存して決定され、これらの抵抗値を
適当に選択することにより、発振開始電圧を自由
に設定することができる。
発振回路5は、ウインドウコンパレータ3の出
力信号として発生する停電復帰の信号(発振出
力)の発生時間を遅延し延長するもので、同時に
通電される後続装置の各部が準備状態になつたの
ち、停電復帰時信号(くり返しパルス)を送出す
るようにすることで、確実に復帰(リセツト)が
行なわれるようにするための回路であり、本発明
では特に故障したときには出力信号を生じない
か、または出力信号の発生時間が短縮される回路
(故障で復帰信号の発生時間が短くなるか、また
はこの信号が発生しなくなる構成を有する回路)
であり、従つて故障した場合には、決して所定の
停電時復帰信号を発生することがなく、後続装置
に悪影響を与えることがない。このような信号を
延長する回路はたとえば、本出願と同一人による
特願昭56−63707号あるいは電子通信学会、回路
とシステム研究会資料CAS81−31、非対称誤り
回路による波形操作2頁第3図ロにおいて『非対
称誤り遅延回路』又は『フエールセーフな遅延回
路』として記載されているが、ここで第4図にそ
の一例を示す。
第4図の発振回路は、ユニジヤンクシヨントラ
ンジスタ50、抵抗51,52,53及びコンデ
ンサ54からなる弛張発振器の出力側に55を設
け、このコンデンサ55の出力側を直流電源(図
示せず)の正側にダイオード56、端子57を介
して接続して電源電圧(+E)にクランプした回
路であり、前記弛張発振器の正側端子58が前段
の整流回路4の出力端子に接続され、コンデンサ
55の出力側が停電復帰時信号として出力端子6
に接続される。
次に、この停電復帰時信号発生装置の動作を第
2図(各部記号のタイミングチヤート)を参照し
て説明する。
先ず、停電が時刻t1に復帰したとすると、端子
1への入力信号は第2図Aで示すように立上が
る。これにより、積分回路2の出力が第2図Bに
示すように入力信号Aより遅れて立上がるから、
既に電源12Vの供給を受けているウインドウコン
パレータ3は第2図Cに示すようにt2からt3の間
発信し、その出力信号が整流回路4に入力し、整
流回路を構成する大静電容量のコンデンサの出力
信号が第2図Dのようになり、その結果、発振回
路5が時間Tの間動作してその間第2図Eに示す
ように繰り返しのパルス信号(リセツトに確実さ
が増す)を停電復帰時信号として端子6に出力す
る。
この装置は、積分回路2内の抵抗10が断線し
たり、コンデンサ11が短絡するとウインドウコ
ンパレータ3への入力信号のレベルが窓以下にな
り、また抵抗が短絡したりコンデンサ11が断線
すると、ウインドウコンパレータ3への入力信号
のレベルが窓以上になり、従つていずれの場合も
停電復帰時信号を出力しない。また、ウインドウ
コンパレータ3と延長発振回路5は、それ自体が
非対称誤りに作られて故障すると信号を何ら出力
しない。そして、積分回路2内のコンデンサ11
の静電容量が経年変化で小さくなつた場合には、
第2図Bの波形の立上がりが急峻になりt2からt3
までの発振時間が短くなり、復帰時信号の発生時
間Tは短くなる。また、整流回路4を構成する大
静電容量のコンデンサの静電容量が経年変化で小
さくなつた場合には、第2図Dの波形の立下がり
が急旬になるので、やはり復帰時信号の発生時間
Tは短くなる。従つて、これらの場合にも停電復
帰時信号が正常な形では出力しなくなるので所定
目的を達成できる。さらに、整流回路4が信号を
出力しない故障のときは、やはり停電復帰時信号
を発生しない。
次に、第5図の装置は本願発明の他の実施例で
あり、第1図における積分回路2に換えて微分回
路20を用いている。この装置におけるウインド
ウコンパレータ3の窓は、第6図Bに符号V′で
示すように、電源復帰時の微分回路20の出力信
号のレベルが窓内になるレベルに設定されてい
る。
この装置も、端子1への入力信号が第6図Aで
示すように時刻t1で立上がると、微分回路20の
出力が第6図Bのようになり、これによりウイン
ドウコンパレータ3が第6図Cで示すようにt2
らt3の間発振して、整流回路4の出力に第6図D
に示す信号が得られ、その結果発振回路5が時刻
T′の間動作して第6図Eに示すようにパルス信
号列を停電復帰時信号として出力する。
この装置も、微分回路20内の抵抗21及びコ
ンデンサ22のいずれかが断線又は短絡しても第
6図Bに示す微分波形を得ることができないか
ら、故障に伴つて停電検知信号を出力するような
ことがない。また、コンデンサ22の経年変化に
よる静電容量の減少に対しては、復帰時信号の発
生時間Tは短くなる。
以上のように本発明は、停電復帰時の電源立上
りを入力信号とし、この入力信号を微分又は積分
する処理回路と、該処理回路の出力信号を入力と
して発振するウインドウコンパレータと、該ウイ
ンドウコンパレータの出力を整流する整流回路
と、該整流回路の出力で発振する発振回路を具備
し出力時間を延長しまた故障時には延長時間が短
くなる延長発振部とよりなる停電復帰時信号発生
装置であるから、 電源の復帰時以外はたとえ回路部品が故障して
も停電復帰時信号を発生せず、従つてフエールセ
ーフに作られた信号処理装置に用いることができ
る。
【図面の簡単な説明】
第1図は本発明にかかる装置の実施例を示す電
気回路のブロツク図、第2図は電気信号の説明
図、第3図はウインドウコンパレータの一実施例
を示す図、第4図は発振回路の一実施例を示す
図、第5図は本発明にかかる装置の他の実施例を
示す電気回路のブロツク図、第6図は電気信号の
説明である。 1:電源入力端子、2:積分回路、3:ウイン
ドウコンパレータ、4:整流回路、5:発振回
路、20:微分回路、60:延長発振部。

Claims (1)

  1. 【特許請求の範囲】 1 電源の停電状態からの復帰時を検出して停電
    復帰時信号を発生する装置であつて、 信号源となる直流電源に接続され、入力信号を
    微分または積分する処理回路と、 前記処理回路に後続する、所定レベル範囲の入
    力がある時にのみ発振出力が得られるウインドウ
    コンパレータと、 前記ウインドウコンパレータの発振出力を整流
    し出力する整流回路及びこの整流回路の出力に対
    応して所定時間延長した発振出力を停電復帰時信
    号として発生する発振回路とを具備した延長発振
    部から成り、 前記延長発振部の延長時間が、該回路故障時に
    は短縮されるか、または信号を発生しなくなる構
    成を有する停電復帰時信号発生装置。
JP57144028A 1982-08-20 1982-08-20 停電復帰時信号発生装置 Granted JPS5933522A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57144028A JPS5933522A (ja) 1982-08-20 1982-08-20 停電復帰時信号発生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57144028A JPS5933522A (ja) 1982-08-20 1982-08-20 停電復帰時信号発生装置

Publications (2)

Publication Number Publication Date
JPS5933522A JPS5933522A (ja) 1984-02-23
JPH0353582B2 true JPH0353582B2 (ja) 1991-08-15

Family

ID=15352639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57144028A Granted JPS5933522A (ja) 1982-08-20 1982-08-20 停電復帰時信号発生装置

Country Status (1)

Country Link
JP (1) JPS5933522A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0743384A2 (en) 1995-05-17 1996-11-20 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Method for controlling use of compressed air in jet loom and compressed-air supply/control apparatus for the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2558114B2 (ja) * 1987-02-23 1996-11-27 日本信号株式会社 電源瞬断検出装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0743384A2 (en) 1995-05-17 1996-11-20 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Method for controlling use of compressed air in jet loom and compressed-air supply/control apparatus for the same

Also Published As

Publication number Publication date
JPS5933522A (ja) 1984-02-23

Similar Documents

Publication Publication Date Title
JP3702142B2 (ja) 直流電源回路及びこれを用いた電子装置
US5426776A (en) Microprocessor watchdog circuit
JPH0353582B2 (ja)
US4477870A (en) Digital control system monitor having a predetermined output under fault conditions
JPS6016129A (ja) 電源リセツト回路
KR890006608Y1 (ko) 마이컴의 오동작 방지회로
KR0175619B1 (ko) 순간 정전을 대비한 리셋 회로
JPH0334689B2 (ja)
JPH0453452B2 (ja)
JPH0313794Y2 (ja)
JPH0362613A (ja) ゲート制御回路の異常判別装置
JPS61224019A (ja) マイクロプロセツサのリセツト回路
JPH03277173A (ja) 停電検出回路
JPH029738B2 (ja)
KR920004986Y1 (ko) 리세트 겸용 워치도그회로
JP2775088B2 (ja) 異常検出装置
JPH076541Y2 (ja) 初期テスト開始識別回路
JPS5938665A (ja) 電子制御装置のオ−トリセツト回路
JPS6017176B2 (ja) 結合回路
JPH0339738Y2 (ja)
JPS6145542Y2 (ja)
JPH0370936B2 (ja)
JPS60134519A (ja) 限時回路
JPS59133619A (ja) デ−タ保護装置
JPS645261B2 (ja)