JPS61193251A - 信号変換装置 - Google Patents
信号変換装置Info
- Publication number
- JPS61193251A JPS61193251A JP3326385A JP3326385A JPS61193251A JP S61193251 A JPS61193251 A JP S61193251A JP 3326385 A JP3326385 A JP 3326385A JP 3326385 A JP3326385 A JP 3326385A JP S61193251 A JPS61193251 A JP S61193251A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control line
- data
- control
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理システムのチャネル装置と入出力制
御装置との間の、データ転送の制御方式情報処理システ
ムの、いわゆる入出力装置と中央処理装置及び主記憶装
置との間の、制御情報及びデータの転送を仲介する機構
として、一般にチャネル装置が設けられ、チャネル装置
は入出力制御装置を介して入出力装置を制御する。
御装置との間の、データ転送の制御方式情報処理システ
ムの、いわゆる入出力装置と中央処理装置及び主記憶装
置との間の、制御情報及びデータの転送を仲介する機構
として、一般にチャネル装置が設けられ、チャネル装置
は入出力制御装置を介して入出力装置を制御する。
チャネル装置と入出力制御装置との間で授受する情報の
転送制御方式は、通常は標準の一方式が定まっていて、
原則として入出力装置の種類に依存しないようにされて
いる。
転送制御方式は、通常は標準の一方式が定まっていて、
原則として入出力装置の種類に依存しないようにされて
いる。
しかし、情報処理システムの機種が異なる場合等には、
一般に転送制御方式が異なって、チャネル装置と、それ
と異なる機種の入出力制御装置とを直接接続することは
できないので、このような組み合わせの接続を要する場
合には、中間に信号及び制御方式を変換する装置を置く
ことが必要になる。
一般に転送制御方式が異なって、チャネル装置と、それ
と異なる機種の入出力制御装置とを直接接続することは
できないので、このような組み合わせの接続を要する場
合には、中間に信号及び制御方式を変換する装置を置く
ことが必要になる。
〔従来の技術と発明が解決しようとする問題点〕チャネ
ル装置（以下においてＣＨＰという）と入出力制御装置
（以下においてｒｏｃという）との間のインタフェース
方式として、比較的高速のデータ転送を必要とする場合
に使われる２方式がある。
ル装置（以下においてＣＨＰという）と入出力制御装置
（以下においてｒｏｃという）との間のインタフェース
方式として、比較的高速のデータ転送を必要とする場合
に使われる２方式がある。
第１の方式では、第２図（ａ）に示すように、ＣＨＰｌ
からｌ０Ｃ２へのデータ転送のために、２バイトのデー
タをビット並列に転送するデータｖＡ３と、制御線４及
び５を設ける。
からｌ０Ｃ２へのデータ転送のために、２バイトのデー
タをビット並列に転送するデータｖＡ３と、制御線４及
び５を設ける。
この方式においては、第２図（ｂ）に示すように、ｌ０
Ｃ２は各データ転送ごとに、制御線５をオンにすること
によりデータを要求する。
Ｃ２は各データ転送ごとに、制御線５をオンにすること
によりデータを要求する。
ＣＨＰＩは制御線５の信号を受信すると、データ線３に
転送データ（２バイト）を送出し、次いで制御線４をオ
ンにする。
転送データ（２バイト）を送出し、次いで制御線４をオ
ンにする。
１０Ｃ２は制御線４がオンの状態においてデータ線３の
データを受信して適当のレジスタに保持し、次いで制御
線５をオフにする。
データを受信して適当のレジスタに保持し、次いで制御
線５をオフにする。
ＣＨＰＩは制御線５のオフにより、制御線４をオフにす
る。
る。
以上により、１回（２バイト）のデータ転送を終わり、
この動作の繰り返しによって、所要の長さのデータを転
送する。
この動作の繰り返しによって、所要の長さのデータを転
送する。
第２の方式では、第３図（ａ）に示すように、例えば１
バイトのデータをビット並列に転送するデータ線７と制
御線８及び９が、ＣＨＰＩＩとｌ０Ｃ１２との間に設け
られる。
バイトのデータをビット並列に転送するデータ線７と制
御線８及び９が、ＣＨＰＩＩとｌ０Ｃ１２との間に設け
られる。
データ転送において、ｌ０Ｃ１２は制御線９に一定長の
オン信号を送出することによってデータ転送要求とする
。
オン信号を送出することによってデータ転送要求とする
。
ＣＨＰＩＩは制御線９のオンを検出するごとに、データ
線７に転送データを送出し、次いで制御線８に一定長の
オン信号を送出し、ｌ０Ｃ１２は制御線８がオンの間の
データ線７の情報をデータとして受信し、以上の動作を
繰り返すことにより、データを転送する。
線７に転送データを送出し、次いで制御線８に一定長の
オン信号を送出し、ｌ０Ｃ１２は制御線８がオンの間の
データ線７の情報をデータとして受信し、以上の動作を
繰り返すことにより、データを転送する。
データ転送の高速化を達成するために、ｌ０Ｃ１２はデ
ータ転送処理開始後は、制御線９のデータ転送要求信号
を、相手からの信号とは独立に、一定周期（例えば２１
１ＩＨ２）で送出し、正常に動作が進行する場合には、
ＣＨＰＩＩはそのデータ転送要求に同期してデータを送
出する。
ータ転送処理開始後は、制御線９のデータ転送要求信号
を、相手からの信号とは独立に、一定周期（例えば２１
１ＩＨ２）で送出し、正常に動作が進行する場合には、
ＣＨＰＩＩはそのデータ転送要求に同期してデータを送
出する。
第１の方式は送受装置間で１転送ごとに制御信号の授受
を必要とする方式であるが１、第２の方式ではそのよう
な制御信号の往復を転送ごとに必要としないことにによ
って、データ線の並列転送データ幅が小さくても、第１
の方式と同等のデータ転送速度を得ることが可能である
。
を必要とする方式であるが１、第２の方式ではそのよう
な制御信号の往復を転送ごとに必要としないことにによ
って、データ線の並列転送データ幅が小さくても、第１
の方式と同等のデータ転送速度を得ることが可能である
。
このような第１の方式のＣＨＰＩと、第２の方・式のｌ
０Ｃ１２とを接続する場合には、例えば第４図に示すよ
うに、両者の間に信号変換装置２０を設け、ＣＨＰＩと
信号変換装置２０とは前記第１の方式の２バイトのデー
タ線２３と制御線２４及び２５で接続する。
０Ｃ１２とを接続する場合には、例えば第４図に示すよ
うに、両者の間に信号変換装置２０を設け、ＣＨＰＩと
信号変換装置２０とは前記第１の方式の２バイトのデー
タ線２３と制御線２４及び２５で接続する。
又、信号変換装置２０とｌ０Ｃ１２とは、前記第２の方
式の１バイトのデータ線２７と制御線２８及び２９とに
よって接続する。
式の１バイトのデータ線２７と制御線２８及び２９とに
よって接続する。
１０Ｃ１２からデータ転送要求信号が前記のように制御
線２９（前記制御線９に対応）に周期的に出されると、
信号変換装置２０はこのデータ転送要求信号を制御部３
０において、第１の方式のデータ転送要求信号として制
御線２５に中継する。
線２９（前記制御線９に対応）に周期的に出されると、
信号変換装置２０はこのデータ転送要求信号を制御部３
０において、第１の方式のデータ転送要求信号として制
御線２５に中継する。
但し、前記説明から明９かなように、第１の方式に従っ
て、制御線２５の信号を落とす時期は制御線２４の信号
によって制御されるように変換する必要がある。
て、制御線２５の信号を落とす時期は制御線２４の信号
によって制御されるように変換する必要がある。
データは、前記と同様にデータ線２３に２バイトづつ送
出されるので、信号変換装置２０は制御線２４がオンの
間にデータを受信し、バッファ３１に保持する。
出されるので、信号変換装置２０は制御線２４がオンの
間にデータを受信し、バッファ３１に保持する。
信号変換装置２０は、バッファ３１のデータを１バイト
づつデータ線２７に送出して、ｌ０ＣＩ２に転送するが
、この転送は前記第２の方式に従い、制御線２９のデー
タ転送要求信号に同期し、且つこのデータ転送に並行し
て制御線２８に前記制御線８の場合と同様の信号を送出
する。
づつデータ線２７に送出して、ｌ０ＣＩ２に転送するが
、この転送は前記第２の方式に従い、制御線２９のデー
タ転送要求信号に同期し、且つこのデータ転送に並行し
て制御線２８に前記制御線８の場合と同様の信号を送出
する。
公知のようにデータ転送はＣＨＰからＩＯＣへのコマン
ド転送、及びそれに対するＩＯＣからの状態情報応答が
行われた後に開始される。
ド転送、及びそれに対するＩＯＣからの状態情報応答が
行われた後に開始される。
即ち、ＣＨＰＩからｌ０Ｃ１２に対して入出力動作を指
定するコマンドの転送をデータ線２３及び２７を経由し
て、例えば前記第１の方式のデータ転送とほぼ同様にし
て行う。
定するコマンドの転送をデータ線２３及び２７を経由し
て、例えば前記第１の方式のデータ転送とほぼ同様にし
て行う。
コマンドの転送が終わると、次にＣＨＰＩはｌ０Ｃ１２
に対して状態情報の・転送を要求する信号を制御線３２
をオンにすることによって行う。
に対して状態情報の・転送を要求する信号を制御線３２
をオンにすることによって行う。
それに対する応答として、ｌ０Ｃ１２から状態情報をデ
ータ線３３によって転送すると、ＣＨＰＩは制御線３２
の状態情報転送要求をオフにする。
ータ線３３によって転送すると、ＣＨＰＩは制御線３２
の状態情報転送要求をオフにする。
このとき、ｌ０Ｃ１２がコマンドの実行可能の状態であ
り、且つ前記指定のコマンドがデータ書き出しを指定し
ていれば、ｌ０Ｃ１２は状態情報転送に対して制御線３
２がオフになるのを制御要因として、直ちにデータ転送
要求を開始する可能性がある。
り、且つ前記指定のコマンドがデータ書き出しを指定し
ていれば、ｌ０Ｃ１２は状態情報転送に対して制御線３
２がオフになるのを制御要因として、直ちにデータ転送
要求を開始する可能性がある。
こ＼で、第１の方式では、ｌ０Ｃ２の制御線５によるデ
ータ要求に応答して、ＣＨＰＩが制御線４をオンにする
時期を遅延することによって、データ転送の進行を随時
制御できるのに対し、第２の方式では前記のように、デ
ータ転送要求が開始された後は、データ受信側は独立に
要求の反復を続ける。
ータ要求に応答して、ＣＨＰＩが制御線４をオンにする
時期を遅延することによって、データ転送の進行を随時
制御できるのに対し、第２の方式では前記のように、デ
ータ転送要求が開始された後は、データ受信側は独立に
要求の反復を続ける。
従って、第２の方式のＣＨＰＩＩには、ＣＨＰＩＩ内の
制御の進行状態に応己て、ｌ０Ｃ１２からのデータ転送
要求の送出開始時期を制御する機能が必要となるが、こ
のような機能は前記の理由から、第１の方式のＣＨＰＩ
では必要としない。
制御の進行状態に応己て、ｌ０Ｃ１２からのデータ転送
要求の送出開始時期を制御する機能が必要となるが、こ
のような機能は前記の理由から、第１の方式のＣＨＰＩ
では必要としない。
このために、第１の方式のＣＨＰＩに第２の方式のｌ０
Ｃ１２を単に信号変換機能を挿入して接続した場合には
、いわゆるオーバランを発生する可能性があるという問
題があった。
Ｃ１２を単に信号変換機能を挿入して接続した場合には
、いわゆるオーバランを発生する可能性があるという問
題があった。
前記の問題点は、情報処理システムのチャネル装置と入
出力制御装置との間で授受する信号を変換して中継する
装置において、上記入出力制御装置から上記チャネル装
置に対してデータ転送を要求する信号の送出開始を可能
にするように該チャネル装置から送出される信号を、該
チャネル装置から受信した後所定の時間遅延して、該人
出力制御装置に中継するように構成された本発明のデー
タ転送制御方式によって解決される。
出力制御装置との間で授受する信号を変換して中継する
装置において、上記入出力制御装置から上記チャネル装
置に対してデータ転送を要求する信号の送出開始を可能
にするように該チャネル装置から送出される信号を、該
チャネル装置から受信した後所定の時間遅延して、該人
出力制御装置に中継するように構成された本発明のデー
タ転送制御方式によって解決される。
即ち、第１の方式のＣＨＰと第２の方式の１０Ｃとの間
に設ける信号変換装置に、ＣＨＰからの状態情報転送要
求信号のオン状態を、オフになった後まで一定時間延長
してＩＯＣへ中継するようにする。
に設ける信号変換装置に、ＣＨＰからの状態情報転送要
求信号のオン状態を、オフになった後まで一定時間延長
してＩＯＣへ中継するようにする。
この延長時間は、ＣＨＰがデータ転送を開始できるよう
になるまでに必要な時間とする。
になるまでに必要な時間とする。
このようにすることにより、ＩＯＣが状態情報転送要求
信号のオフにより、直ちにデータ転送要求信号を発信し
て転送動作に入っても、オーバランを生じること無く、
転送を継続することが可能になる。
信号のオフにより、直ちにデータ転送要求信号を発信し
て転送動作に入っても、オーバランを生じること無く、
転送を継続することが可能になる。
第１図（ａ）は本発明の一実施例構成を示すブロック図
である。図において第４図と同じ部分は同一の符号で示
す。
である。図において第４図と同じ部分は同一の符号で示
す。
本発明の信号変換装置４０は、状態情報転送要求の制御
線３２を遅延制御部４１を介して、ｌ０ＣＩ２へ中継す
る。
線３２を遅延制御部４１を介して、ｌ０ＣＩ２へ中継す
る。
遅延制御部４１は第１図（ｂ）に示すように、制御線３
２のオン信号を直ちに制御線４２のオン信号として１０
Ｃ１２へ中継し、制御線３２の信号がオンからオフにな
ったときは、一定の延長時間を設けて、制？１１線４２
のオン信号を延長し、オフにする時点を遅延する。
２のオン信号を直ちに制御線４２のオン信号として１０
Ｃ１２へ中継し、制御線３２の信号がオンからオフにな
ったときは、一定の延長時間を設けて、制？１１線４２
のオン信号を延長し、オフにする時点を遅延する。
ｌ０ＣＩ２は従来のように、制御線４２のオン信号を検
出することにより、状態情報をデータ線３３に送出し、
ＣＨＰＩは状態情報の受信により、制御線３２をオフに
するが、第１図（ｂ）のように制御線４２の信号はなお
オン状態にあるので、ｌ０Ｃ１２内の制御の進行は遅延
され、図のように制御線２９へのデータ転送要求信号は
それだけ遅延される。
出することにより、状態情報をデータ線３３に送出し、
ＣＨＰＩは状態情報の受信により、制御線３２をオフに
するが、第１図（ｂ）のように制御線４２の信号はなお
オン状態にあるので、ｌ０Ｃ１２内の制御の進行は遅延
され、図のように制御線２９へのデータ転送要求信号は
それだけ遅延される。
従って、制御線４２のオン信号の延長時間を、ＣＨＰＩ
が制御￥ａ３２をオフにした後、例えば主記憶装置から
最初のデータを読み出して、データ送出可能になるまで
に要する時間と同等の時間以上に設定することにより、
前記のようなオーバランの発生を防ぐことができる。
が制御￥ａ３２をオフにした後、例えば主記憶装置から
最初のデータを読み出して、データ送出可能になるまで
に要する時間と同等の時間以上に設定することにより、
前記のようなオーバランの発生を防ぐことができる。
以上の説明から明らかなように本発明によれば、情報処
理システムのチャネル装置に、データ転送のオーバラン
を発生することなく、異なる転送制御方式の入出力制御
装置を接続することが可能になるので、システム構成の
融通性を増大するという著しい工業的効果がある。
理システムのチャネル装置に、データ転送のオーバラン
を発生することなく、異なる転送制御方式の入出力制御
装置を接続することが可能になるので、システム構成の
融通性を増大するという著しい工業的効果がある。
第１図は本発明一実施例の構成等を示す図、第２図は第
１の転送制御方式の構成等を示す図、第３図は第２の転
送制御方式の構成等を示す図、第４図は従来の信号変換
装置の一構成例を示す図である。 図において、 １．１１はＣＨＰ、 ２．１２はＩＯＣ。 ３．７．２３．２７はデータ線、 ４．５．８．９．２４．２５．２８．２９は制御線、２
０．４０は信号変換装置、３０は制御部、３１はバッフ
ァ、 ３２．４２は制御線１．３３はデータ線、
４１は遅延制御部第 １ 図（ａ） 年 １図＜ｂ） 第２ 図（の 第 ３ 図 （ａ〕 第３１￥ｌ （ｂ）
１の転送制御方式の構成等を示す図、第３図は第２の転
送制御方式の構成等を示す図、第４図は従来の信号変換
装置の一構成例を示す図である。 図において、 １．１１はＣＨＰ、 ２．１２はＩＯＣ。 ３．７．２３．２７はデータ線、 ４．５．８．９．２４．２５．２８．２９は制御線、２
０．４０は信号変換装置、３０は制御部、３１はバッフ
ァ、 ３２．４２は制御線１．３３はデータ線、
４１は遅延制御部第 １ 図（ａ） 年 １図＜ｂ） 第２ 図（の 第 ３ 図 （ａ〕 第３１￥ｌ （ｂ）
Claims (1)
- 情報処理システムのチャネル装置と入出力制御装置との
間で授受する信号を変換して中継する装置において、上
記入出力制御装置から上記チャネル装置に対してデータ
転送を要求する信号の送出開始を可能にするように該チ
ャネル装置から送出される信号を、該チャネル装置から
受信した後所定の時間遅延して、該入出力制御装置に中
継するように構成されていることを特徴とするデータ転
送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60033263A JPH0746332B2 (ja) | 1985-02-21 | 1985-02-21 | 信号変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60033263A JPH0746332B2 (ja) | 1985-02-21 | 1985-02-21 | 信号変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61193251A true JPS61193251A (ja) | 1986-08-27 |
| JPH0746332B2 JPH0746332B2 (ja) | 1995-05-17 |
Family
ID=12381631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60033263A Expired - Lifetime JPH0746332B2 (ja) | 1985-02-21 | 1985-02-21 | 信号変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746332B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58154031A (ja) * | 1982-03-10 | 1983-09-13 | Hitachi Ltd | チヤネル装置 |
-
1985
- 1985-02-21 JP JP60033263A patent/JPH0746332B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58154031A (ja) * | 1982-03-10 | 1983-09-13 | Hitachi Ltd | チヤネル装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0746332B2 (ja) | 1995-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404137A (en) | High speed transition signalling communication system | |
| JPH0746332B2 (ja) | 信号変換装置 | |
| JP3413894B2 (ja) | シリアル伝送装置 | |
| SU1221656A1 (ru) | Многоканальное устройство управлени обменом информацией между ЭВМ | |
| JPS6049350B2 (ja) | デ−タバス制御方式 | |
| JPS61251252A (ja) | デ−タ転送処理方法 | |
| SU1257656A1 (ru) | Устройство дл сопр жени цифровой вычислительной машины с внешним устройством | |
| JP2851856B2 (ja) | 画像データ送出装置および画像形成装置 | |
| JPS62212754A (ja) | 送受信デ−タの転送制御方式 | |
| JPS6295654A (ja) | 非同期デ−タ伝送方式 | |
| KR0151575B1 (ko) | 중앙 처리 장치간의 통신방법 | |
| JPH03288953A (ja) | データ転送装置 | |
| JPS6225356A (ja) | デ−タ転送制御方式 | |
| JPH0556024A (ja) | 時分割方向制御伝送方式 | |
| JPH0879225A (ja) | データ通信システム及びデータ通信方法 | |
| JPS61246863A (ja) | デ−タ転送方式 | |
| JPH02258358A (ja) | レーザプリンタにおける通信制御装置 | |
| JPS62145456A (ja) | 双方向バスのデ−タ転送制御方式 | |
| JPH02250453A (ja) | データ受信装置 | |
| EP0376842A2 (en) | Control system for duplex communications channels | |
| JPH0227460A (ja) | 割り込み保留レジスタ制御方式 | |
| JPS63287138A (ja) | シリアル通信システム | |
| JPH079640B2 (ja) | バス占有制御方式 | |
| JPH0253816B2 (ja) | ||
| JPH03172959A (ja) | 情報処理システム |