JPS61201335A - プログラム格納方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、マイクロプロセッサ等を使用する各種機器の
記憶装置へのプログラム格納方法に関する。

「従来の技術」 近年、工場の製造設備、事務用機器あるいは家庭用電気
機器にいたるまで、マイクロプロセッサが非常に多く採
用されている。

マイクロプロセッサは、これに付属して取り付けられた
記憶装置に格納されたプログラムに従って機器を制御す
る。記憶装置としては、多くの場合、リード・オンリ・
メモ！Ｊ　（ＲＯＭ）素子が使用される。マイクロプロ
セッサは、このＲＯＭ素子に書き込まれたプログラムを
直接読み出して順次実行していく場合と、一度ランダム
・アクセス・メモリ（ＲＡＭ）素子に格納し直してこれ
を読み出しながら実行する場合とがある。こういった記
憶素子に格納されるプログラムを構成する各命令は、所
定のビット構成のマシンコードとして格納されることは
良く知られている。通常、記憶素子がパラレルに入出力
で、きるビット数は、４ビツト、８ビツト、１６ビツト
等一定の長さに限定される。この長さは、１つのアドレ
スに格納できるデータのビット数に相当している。とこ
ろが、命令は必ずしもすべて一定の長さのマシンコード
で表現することはできない。そこで短いマシンコードは
１つのアドレスに格納し、長いマシンコードは２以上の
アドレスにふり分けて格納される。

従って、コード長の長いマシンコードは、短いものに比
べて読み出しに時間がかかり、このようなマシンコード
が多いとプログラムの実行速度が低下してしまう。もち
ろん、コード長の長い命令が多く含まれるプログラムは
、これを格納するために大容量の記憶装置を必要とする
難点もある。

これを解決するために、従来、命令の実行される頻度お
よびその命令がプログラム中に含まれる頻度を考慮して
、このような頻度の大きいものは短いコード長に、頻度
の小さいものは長いコード長になるようにマシンコード
を定めることが行われてきた。そして、更に、従来複数
の命令で実行されていた処理を一つの命令で実行できる
よう命令のセット化等を行い、処理速度の向上とメモリ
容量の増大防止を図っていた。

「発明が解決しようとする問題点」 ところが、このようなマイクロプロセッサの設計および
改善は、あくまでも汎用性の高いプログラムの実行に主
眼を置いてなされており、きわめて特殊なプログラムに
ついては必ずしも良い結果が得られない難点があった。

しかしながら、個々の特殊なプログラムを使用するケー
スについて、その都度マイクロプロセッサの実効あるア
ーキテクチャの開発を行うことは、マイクロプロセッサ
を著しく高価なものとし、現実的でない。

従って、特殊なプログラムについては、メモリ容量の増
大はやむを得ないものとして、記憶装置の増設等により
対処していた。

しかし、メモリ容量が増大すれば装置の大型化とコスト
アップを招くばかりでなく、一般に、容量の大きい記憶
素子はどアクセス速度は遅くなり、処理速度の低下を招
く右それがある。

また、規格化された基板（ボード）を使用しているよう
な場合、これに装着できる記憶素子の敗が制限され、ど
うしても記憶素子の増設が困難な場合が生じる。

本発明は以上の点に着目してなされたもので、マシンコ
ード化したとき、そのコード長が比較的長い命令が多く
含まれているような特殊なプログラムを、比較的小容量
の記憶装置に格納できるようにすることを目的としてい
る。

また、本発明は、記憶装置に格納したマシンコードの読
み出し速度の向上を図ったプログラム格納方法を提供す
ることを目的としている。

「問題点を解決するための手段」 本発明のプログラム格納方法は、プログラムをマシンコ
ード化して記憶装置に格納する場合において、プログラ
ムに含まれる命令のうち、マシンコード化したときその
コード長が比較的長いものであって、そのプログラム中
に比較的多く含まれている特定の命令について、そのマ
シンコードをこれより短い圧縮マシンコードに置換した
後記憶装置に格納することを特徴としている。

このとき、記憶装置として、主たる記憶素子と、高速ア
クセスのできる小容量の記憶素子とを使用し、特定の命
令に対応するマシンコードを圧縮マシンコードに置換し
たプログラムを前記上たる記憶素子に格納し、圧縮マシ
ンコードから元のマシンコードを復元するテーブルを小
容量の記憶素子に格納する。

「作用」 ・　　このように、本発明においては、プログラム中に
含まれている特定の命令をいくつか選択して、それぞれ
圧縮マシンコードを設定する。そしてそのマシンコード
と圧縮マシンコードとを置換し記憶装置に格納する。そ
のような命令の使用頻度が高い程小容量の記憶装置にそ
のプログラムが格納でき、メモリ容量の節約を図ること
ができる。

また、プログラムを格納する主たる記憶素子は大容量で
あってそのアクセス速度が比較的遅い。

ここから、コード長の短い圧縮マシンコードを読み出し
て、これを用いて、高速でアクセスできる小容量の記憶
素子に格納されたコード長の長い元のマシンコードを復
元する。こうすれば、コード長の長いマシンコードを高
速でアクセスできるので、プログラムの読み出し時間の
短縮化を図ることができる。

「実施例」 （プログラムの圧縮） 第１図は本発明のプログラム格納方法を実施するのに適
した装置の実施例で、第２図はその実行のためのプログ
ラムのフローチャートである。この装置を用いて、外部
装置から入力されるプログラムを圧縮してＲＯＭ素子内
に書き込みを行う。

第１図の装置は、共通パスラインｌＯに、ランダム・ア
クセス・メモリ（ＲＡＭ）素子ｌｌと、マイクロプロセ
ッサ１２と、圧縮処理の実行のためのプログラムを書き
込んだリード・オンリ・メモリ（ＲＯＭ）素子１３と、
インターフェース（１／Ｆ）１４と、ＲＯＭ書き込み装
置１６とが接続され、圧縮処理後のプログラムを格納す
るＲＯＭ素子１５がこれに対して書込み処理を行うＲＯ
Ｍ書込み装置１６を介して接続されたものである。

インターフェース１４は、ＲＯＭ１５に格納ｔべきプロ
グラムを、図示しないキーボードや外部記憶装置から受
は入れる。マイクロプロセッサ１２は、このインターフ
ェース１４を介して受は入れたプログラムを一度ＲＡＭ
素子ｌｌ内に格納して、その後、プログラム中の特定の
命令に対応するマシンコードを圧縮マシンコードに置換
する処理を行う。

特定の命令とは、例えば次のようなものである。

〔データ転送命令１　　　　　３３Ｆ９〔転送元番地　
Ｉ１０レジスタ〕 ０ＯＦＦＯＯ４０ 〔転送先番地　Ｉ１０レジスタ〕 ０ＯＦＦＯＯ５２ この命令は、データを所定の番地から所定の番地へ転送
する命令であるが、そのマシンコードを連結すると全部
で１０バイトとなる。

従って、２バイトずつパラレル処理できる記憶素子にこ
のマシンコードを格納する場合、５つのアドレスにふり
わけて格納することになる。

本発明では、このマシンコードを、他に使用されていな
い例えば“０１２３”という２バイトの圧縮マシンコー
ドに置換する。

ＲＡＭ素子１１中に書き込まれたプログラムの圧縮処理
は、次のようにして行う。

第２図に示したものが、そのフローチャートで、この内
容が圧縮制御用のＲＯＭ１子１３に書き込まれている。

まずはじめに、マイクロプロセッサ１２がＲＡＭ素子１
１から命令を２バイト読み出す（ステップ■）。次にこ
れをマイクロプロセッサ１２内に組み込まれたレジスタ
に格納する（ステップ■）。このレジスタは、プログラ
ム中に使用されている最長の命令を順次格納できる容量
とされている。そして−命令分読み出しが完了したか否
かを判断しながら（ステップ■）、−命令分の全てのコ
ードがレジスタに格納されるまで２バイトずつ読み出し
を続ける（ループ■）。例えば、先に例示した転送命令
のマシンコード場合、５回の読み出しによって１０バイ
トのマシンコードがレジスタに格納される。レジスタに
一命令分のマシンコードが格納されると、そのマシンコ
ードが圧縮すべきものか否かの判定を行う（ステップ■
）。

そして圧縮すべきものであれば圧縮コードに変換（ステ
ップ■）を行う。

こうして、圧縮の不要なマシンコードはそのままＲＯＭ
１５に書き込まれ°、圧縮の必要なマシンコードは、こ
れにより短いコード長の圧縮マシンコードに置換された
後ＲＯＭ　１５に書き込まれる（ステップ■）。

すべてのプログラムの書き込みが終了したか否かを判断
して（ステップ■）、再読み出しくループ■）を行うか
あるいは圧縮処理を終了する。

このように、圧縮制御用のＲＯＭ素子１３にあらかじめ
圧縮処理のプログラムと共に、圧縮の必要なマシンコー
ドと圧縮マシンコードとを書き込んでおけば、上記の装
置で圧縮されたプログラムを格納した記憶素子を得るこ
とができる。

例えばこのような処理によって、元のプログラムを約８
にバイト節約をして６４にバイトのＲＯＭ素子に格納し
たとする。これに、後で説明する圧縮マシンコードの復
元用の０．５にバイトのＲＯＭ素子を追加する。こうし
て８己憶装置全体として差引き７．５にバイトのメモリ
容量を節約できる。

（プログラムの復元） 以上のようにして圧縮されたプログラムは、そのまま読
み出しても、汎用のマイクロプロセッサで判読できない
圧縮コードが含まれているので、実行することができな
い。そこで、このプログラムを格納した記憶素子からマ
シンコードを読み出しながら先に１換した圧縮マシンコ
ードをもとのマシンコードに復元する装置を必要とする
。

第３図は、そのような復元処理に適する装置のブロック
図である。

この装置の共通パスライン２０には、圧縮されたプログ
ラムを格納したＲＯＭ素子＜ＲＯＭ−Ａ）２１と、復元
処理のプログラムおよび復元用のテーブルを書き込んだ
ＲＯＭ素子（ＲＯＭ−Ｂ）２２と、復元されたプログラ
ムを格納するＲＡＭ素子２３と、これらの動作を制御す
るマイクロプロセッサ２４とが接続されている。すなわ
ち、圧縮されたプログラムを格納する記憶装置２５は実
質的に上転２つのＲＯＭ素子２１．２２とから構成され
ている。ＲＯＭ素子２２に格納された復元用のテーブル
は、例えば圧縮マシンコードに相轟する“０１２３″を
上位ビットとする５つのアドレスに、元のマシンコード
である“３３Ｆ９０ＯＦＦＯＯ５２０ＯＦＦＯＯ４０″
を２バイトずつふり分けて書き込んだものである。この
アドレスの下位ビットを例えば“０”から“５”まで順
にカウントアツプしていけば、このマシンコードを２バ
イトずつ順次読み出すことができる。

この装置は、第４図に示したような手順に従って動作す
る。

まずはじめに、ＲＯＭ素子２１（第３図）から２バイト
のマシンコードを読み出す（ステップ■）。

次に、そのマシンコードが圧縮マシンコードか否かを判
定する（ステップ■）。

マシンコードが圧縮マシンコードでないときはそのまま
ＲＡＭ素子２３（第３図）に書き込みを行う（ステップ
■）。一方、マシンコードが圧縮マシンコードのときは
、ＲＯＭ素子２２（第３図）の復元用のテーブルを読み
出しくステップ■）、これをＲＡＭ素子２３　（１３図
）に書き込む（ステップ■）。ＲＯＭ素子２２（第３図
）からの元のマシンコードの読み出しが数回にわたる場
合、−命令分の書き込みが終了したか否かの判定を行い
（ステップ■）、読み出しと書き込みをくり返す（ルー
プ■）。

こうして、圧縮マシンコードを復元した元のマシンコー
ドのＲＡＭ素子２３（第３図）への書き込みが終了する
と、すべてのプログラムの読み出しが終了したか否かを
判断しくステップ■）、これが終了するまで以上の動作
をくり返す〈ループ■）。

以上のような処理を行う場合、第３図のＲＯＭ素子２１
はプログラムの格納のために比較的大容量の、先に例示
した例えば容量６４にバイトのものを使用する。これに
対してＲＯＭ素子２２には、簡単なプログラムと復号用
テーブルを格納するのみであるから、先に例示したよう
に０．５にバイトと、比較的小容量のものを使用するこ
とができる。そして、これには、高速でアクセスできる
記憶素子を使用する。

このようにすれば、圧縮マシンコード以外のマシンコー
ドの読み出しと書き込みを行うループ■（第４図）の１
回分の実行時間に比べて、圧縮マシンコードの読み出し
と書き込みを行うループ■（第４図）の１回分の実行時
間を十分短くすることができるので、圧縮マシンコード
が多く含まれる程プログラム全体の読み出し処理の時間
の節約効果が大きくなる。

例えば第３図のＲＯＭ素子２１の読み出し時間に対して
ＲＯＭ素子２２のそれが約６０パーセントであったとす
る。そして、このような読み出し処理時間が全体の２０
パーセントを占めるとすると、最終的にプログラム全体
を読み出す時間を例えば約８パーセント節約できること
となる。

なお、第３図の実施例では、プログラムを一度ＲＡＭ素
子２３へ格納してから実行するようにしたが、ＲＯＭ素
子２１からプログラムを読み出しながら順次これを実行
するようにしてもよい。また、復元用のテーブルを格納
する記憶素子と、プログラムの復元の処理のプログラム
を格納する記憶素子はそれぞれ別体のものを使用しても
よい。

（別の構成の復元装置） 第５図はＲＯＭ素子２１に格納されたプログラムを読み
出しながら、必要な復元処理を行い、順次これを実行し
ていくのに適した装置の実施例を示す。

この装置は、ＲＯＭ素子２１の出力が復元テーブル用の
ＲＯＭ素子２２′のアドレス端子２２゜と、セレクタ２
６の入力端子２６．および制御端子２６．に接続されて
いる。そして、復元テーブル用のＲＯＭ素子２２′の出
力は、セレクタ２６のもう一方の端子２６．に接続され
ている。セレ゛クタ２６は、その制御端子２６３に入力
するマシンコードが復元を要しないものの場合、端子２
６゜を出力側に接続し、復元を要するものの場合、端子
２６２を出力側に接続するよう切り換えを行う既知のマ
イクロプロセッサ等に接続されている。

マイクロプロセッサ２４はＲＯＭ素子２１に対して出力
制御信号２４１　を送り、セレクタ２６からマシンコー
ドを受は入れて実行する。

このような装置は、マイクロプロセッサ２４からの指令
によってＲＯＭ素子２１がマシンコードを出力すると、
これが復元を要しないものの場合、セレクタ２６の端子
２６１　に送り込まれるマシンコードがセレクタ２６を
そのまま通過してマイクロプロセッサ２４に入力する。

一方、ＲＯＭ素子２１から出力されたマシンコードが復
元を要するものの場合、例えばその内容が“０１２３”
である場合は、復元テーブル用のＲＯＭ素子２２′の該
当アドレスに格納された”３３Ｆ９０ＯＦＦＯＯ５２０
ＯＦＦＯＯ４０’のマシンコードがここから出力される
。そして、セレクタ２６は“０１２３”がその制御端子
２６゜に入力すると、端子２６．に入力する復元テーブ
ル用のＲＯＭ素子２２′の出力するマシンコードをフィ
クロプロセッサ２４に送るようにその出力の選択を切り
換える。上記１０バイトのマシンコードは、これによっ
て、ＲＯＭ素子２２′から例えば２バイトずつ５回に分
けて高速で読み出される。

このようにしてプログラムを復元しながら順次これを実
行していくこともできる。

「発明の効果」 以上説明した本発明のプログラム格納方法によれば、マ
シンコードのコード長の長い命令が多く含まれる特殊な
プログラムを圧縮して記憶装置に格納するので記憶装置
の容量の節約を図ることができる。

また、マシンコードのコード長の長い命令の読み出しの
みを、高速アクセスできる小容量の記憶素子に代行させ
るので、全体としてプログラムの読み出し時間を短縮す
ることができる。

【図面の簡単な説明】

第１図は本発明のプログラム格納方法の実施に適する装
置の実施例を示すブロック図、第２図はその実行のため
のプログラムのフローチャート、第３図は圧縮されて記
憶装置に格納されたプログラムを読み出す装置の実施例
を示すブロック図、第４図はその実行のためのプログラ
ムのフローチャート、第５図は第３図に示した装置の変
形例を示すブロック図である。 ２５・・・・・・記憶装置、 ２１・・・・・・主たる記憶素子、 ２２・・・・・・小容量の記憶素子。

Claims (1)

1. 【特許請求の範囲】 １、プログラムをマシンコード化して記憶装置に格納す
   る場合において、プログラムに含まれる命令のうち、マ
   シンコード化したときそのコード長が比較的長いもので
   あって、そのプログラム中に比較的多く含まれている特
   定の命令について、そのマシンコードをこれより短い圧
   縮マシンコードに置換した後記憶装置に格納することを
   特徴とするプログラム格納方法。 ２、記憶装置として、主たる記憶素子と、高速アクセス
   のできる小容量の記憶素子とを使用し、特定の命令に対
   応するマシンコードを圧縮マシンコードに置換したプロ
   グラムを前記主たる記憶素子に格納し、圧縮マシンコー
   ドから元のマシンコードを復元するテーブルを小容量の
   記憶素子に格納することを特徴とする特許請求の範囲第
   １項記載のプログラム格納方法。