JPS6120268A - クリツプ部分補償回路 - Google Patents
クリツプ部分補償回路Info
- Publication number
- JPS6120268A JPS6120268A JP59139322A JP13932284A JPS6120268A JP S6120268 A JPS6120268 A JP S6120268A JP 59139322 A JP59139322 A JP 59139322A JP 13932284 A JP13932284 A JP 13932284A JP S6120268 A JPS6120268 A JP S6120268A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clip
- data
- waveform
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はクリップ部分補償回路に係り、例えばＶＴＲの
再生系に用いられ、記録系におけるクリップ回路にて波
形の一部期間をクリップされている部分を補償して取出
す補償回路に関する。
再生系に用いられ、記録系におけるクリップ回路にて波
形の一部期間をクリップされている部分を補償して取出
す補償回路に関する。
従来の技術
ＶＴＲの輝度信号再生回路では、磁気テープに記録され
ているＦＭ信号を復調する際にいわゆる三角ノイズを生
じる。この三角ノイズを軽減する回路として、一般に、
記録時において変調波の高域を強調するプリエンファシ
ス回路、再生時においてその高域を低減させるディエン
ファシス回路が用いられている。
ているＦＭ信号を復調する際にいわゆる三角ノイズを生
じる。この三角ノイズを軽減する回路として、一般に、
記録時において変調波の高域を強調するプリエンファシ
ス回路、再生時においてその高域を低減させるディエン
ファシス回路が用いられている。
ところで、プリエンファシス回路におけるエンファシス
量が大きい程ディエンファシス後のＳＮ比を良好にし１
０るが、このようにすると、映像信号の黒から白への立
上り等に生じるスパイクが大になり、過変調状態になっ
て反転等の不都合を生じる。このスパイク部分をある一
定振幅以下に制限する回路としてクリップ回路を用いる
。
量が大きい程ディエンファシス後のＳＮ比を良好にし１
０るが、このようにすると、映像信号の黒から白への立
上り等に生じるスパイクが大になり、過変調状態になっ
て反転等の不都合を生じる。このスパイク部分をある一
定振幅以下に制限する回路としてクリップ回路を用いる
。
第７図（Δ）に示す映像信号をプリエンファシス回路に
てその高域を強調し、この強調部分をあるクリップレベ
ルにてクリップすると同図（Ｂ）に示す如く、クリップ
された部分１１ とクリップされない部分Ｉ２とを生じ
る。この信号をプリエンファシス特性と逆の特性をもつ
ディエンファシス回路にてｌＳＪ！ｌｔ低減すると同図
（Ｃ）に示す如く、再現波形が悪化する部分１１３とそ
れ程悪化しない部分Ｒ１４とを生じる。
てその高域を強調し、この強調部分をあるクリップレベ
ルにてクリップすると同図（Ｂ）に示す如く、クリップ
された部分１１ とクリップされない部分Ｉ２とを生じ
る。この信号をプリエンファシス特性と逆の特性をもつ
ディエンファシス回路にてｌＳＪ！ｌｔ低減すると同図
（Ｃ）に示す如く、再現波形が悪化する部分１１３とそ
れ程悪化しない部分Ｒ１４とを生じる。
発明が解決しようとする問題点
従来装置では、ディエンファシス特性をブリ１ンフアシ
ス特性の逆特性にしないで第８図に示すようにクリップ
された部分の再現波形ｍｓを良好にしているが、このよ
うにすると、クリップされない部分の再現波形ｍ６の再
現性が悪化し、又、上記両特性を互いに逆特性にしてい
ないのでＳＮ比が十分にとれない問題点があった。
ス特性の逆特性にしないで第８図に示すようにクリップ
された部分の再現波形ｍｓを良好にしているが、このよ
うにすると、クリップされない部分の再現波形ｍ６の再
現性が悪化し、又、上記両特性を互いに逆特性にしてい
ないのでＳＮ比が十分にとれない問題点があった。
本発明は、プリエンファシス回路の出力と略同じ波形の
出力信号を得、後段のディエンファシス回路にプリエン
ファシス回路と逆特性のものを用いてＳＮ比の高い信号
を得ることがでさるクリップ部分補償回路を提供するこ
とを目的どする。
出力信号を得、後段のディエンファシス回路にプリエン
ファシス回路と逆特性のものを用いてＳＮ比の高い信号
を得ることがでさるクリップ部分補償回路を提供するこ
とを目的どする。
問題点を解決するための手段
第１図中、比較器２，３、オアゲート４、アップカウン
タ７はクリップ期間検出回路、ＲＯＭ１３はクリップ部
分補償波形データを格納されているメモリ、ダウンカウ
ンタ１２はクリップ部分補償波形データを読出す回路、
スイッチ１５、加算器１８は入力信号データとクリップ
部分補償波形データとを加ｎＪる回路である。
タ７はクリップ期間検出回路、ＲＯＭ１３はクリップ部
分補償波形データを格納されているメモリ、ダウンカウ
ンタ１２はクリップ部分補償波形データを読出す回路、
スイッチ１５、加算器１８は入力信号データとクリップ
部分補償波形データとを加ｎＪる回路である。
作用
デジタル入力信号データのクリップ期間を検出してその
期間にクリップ部分補償波形データを格納されているメ
Ｅりからクリップ部分補償波形データを読出し、デジタ
ル入力信号データと読出されたクリップ部分補償波形デ
ータとを加算する。
期間にクリップ部分補償波形データを格納されているメ
Ｅりからクリップ部分補償波形データを読出し、デジタ
ル入力信号データと読出されたクリップ部分補償波形デ
ータとを加算する。
実施例
第１図は本発明回路の一実施例のブロック系統図を示づ
。同図において、端子１には記録系のクリップ回路（図
示せず）にて特に振幅の大きいスパイク部分をクリップ
レベルＶ）ｌ、ＶＬにて制限された映像信号ａ （第２
図（Ａ）、実際にはデジタルデータであるが、模式的に
アナログ波形にて示す）が入来−４る。映像信号ａはク
リップレベルＶ＋ｉ、Ｖしに略等しい基準データＤＩ−
１，ＤＬを夫々設定されている比較器２，３に夫々供給
され、１、ｔｌｔ、データＤＨ，ＤＬと比較されて夫々
信号す。
。同図において、端子１には記録系のクリップ回路（図
示せず）にて特に振幅の大きいスパイク部分をクリップ
レベルＶ）ｌ、ＶＬにて制限された映像信号ａ （第２
図（Ａ）、実際にはデジタルデータであるが、模式的に
アナログ波形にて示す）が入来−４る。映像信号ａはク
リップレベルＶ＋ｉ、Ｖしに略等しい基準データＤＩ−
１，ＤＬを夫々設定されている比較器２，３に夫々供給
され、１、ｔｌｔ、データＤＨ，ＤＬと比較されて夫々
信号す。
Ｃ（同図（８）、（Ｃ））が取出される。信号す。
Ｃはオアゲート４にてオアをとられて信号ｄ （同図（
Ｄ））とされ、モノマルチ５にて一定パルス幅の信号ｅ
とされる。信号ｅのパルス幅は、記録系のクリップ回路
の最大動作期間と同じか又は多少長めに設定されている
。
Ｄ））とされ、モノマルチ５にて一定パルス幅の信号ｅ
とされる。信号ｅのパルス幅は、記録系のクリップ回路
の最大動作期間と同じか又は多少長めに設定されている
。
信号ｅの期間Ａを拡大したタイミングチ１′７−ｔ〜を
第３図に示す。クロック信号ｆ （第３図（Ａ））、信
号ｄ、ｅはアンドゲート６にてアンドをとられて信号ｇ
（同図（Ｄ））とされ、アップカウンタ７に供給され
る。アップカウンタ７ Ｇ、を信号ｇによりカウントア
ツプされてデータ乏〈同図（１）〉を出力し、これによ
り、クリップ回路の動作時間が計測されたことになる。
第３図に示す。クロック信号ｆ （第３図（Ａ））、信
号ｄ、ｅはアンドゲート６にてアンドをとられて信号ｇ
（同図（Ｄ））とされ、アップカウンタ７に供給され
る。アップカウンタ７ Ｇ、を信号ｇによりカウントア
ツプされてデータ乏〈同図（１）〉を出力し、これによ
り、クリップ回路の動作時間が計測されたことになる。
信号ｅはインバータ８にて反転されて信号ｈ （同図（
Ｅ））とされ、モノマルチ９にて信号１ （同図（Ｆ）
）とされ、バ延回路１０にて信号ｊ （同図（Ｇ））と
されてアップカウンタ７をリセットする。
Ｅ））とされ、モノマルチ９にて信号１ （同図（Ｆ）
）とされ、バ延回路１０にて信号ｊ （同図（Ｇ））と
されてアップカウンタ７をリセットする。
信号１はダウンカウンタ１２に供給され、これをセット
する。信号ｇは遅延回路１１にて遅延されＣ信号ｋ （
同図〈Ｈ））とされ、ダウンカウンタ１２に供給される
。ダウンカウンタ１２は信号ｋによりカウントダウンさ
れてデータＩ （同図（Ｊ））を出力し、データｍはＲ
ＯＭ１３に供給される。
する。信号ｇは遅延回路１１にて遅延されＣ信号ｋ （
同図〈Ｈ））とされ、ダウンカウンタ１２に供給される
。ダウンカウンタ１２は信号ｋによりカウントダウンさ
れてデータＩ （同図（Ｊ））を出力し、データｍはＲ
ＯＭ１３に供給される。
ここで、クリップ回路の動作時間（映像信号ａのクリッ
プされている期間）とクリップされている部分の波形の
傾きとの関係について考えてみる。
プされている期間）とクリップされている部分の波形の
傾きとの関係について考えてみる。
第４図に示づ如く、クリップレベルＬが一定であれば、
比較的長いクリップ期間ｔ１の波形■と比較的短かいク
リップ期間ｔ４の波形Ｉ■とはその傾きを異にする。即
ち、同図中、波形Ｉ、 Ｉｌ、 Ｉｌｌ。
比較的長いクリップ期間ｔ１の波形■と比較的短かいク
リップ期間ｔ４の波形Ｉ■とはその傾きを異にする。即
ち、同図中、波形Ｉ、 Ｉｌ、 Ｉｌｌ。
１■の傾きは全て異なる。
そこで、ＲＯＭ１３には波形Ｉ、 Ｉｌ、 ＩＩＩ・・
・く例えば１０種類の波形）の夫々に対応したレベルデ
ータが夫々格納されている。第５図に例えば１０番目の
波形Ｘに対応したレベルデータ（ＲＯＭデータ）とアド
レスとの関係を示す。
・く例えば１０種類の波形）の夫々に対応したレベルデ
ータが夫々格納されている。第５図に例えば１０番目の
波形Ｘに対応したレベルデータ（ＲＯＭデータ）とアド
レスとの関係を示す。
アップカウンタ７の出力データ２はアドレス５ぐあるの
で５番目の波形Ｖであり、データ之はうツチ回路１４に
ラッチされた後ＲＯＭ１３に供給される。これにより、
ＲＯＭ１３からは５番目の波形Ｖに対応したレベルデー
タｎ （同図（Ｋ））が読出されてスイッチ１５の端子
ａに供給される一方、インバータ１６にて反転されてス
イッチ１５の端子すに供給される。
で５番目の波形Ｖであり、データ之はうツチ回路１４に
ラッチされた後ＲＯＭ１３に供給される。これにより、
ＲＯＭ１３からは５番目の波形Ｖに対応したレベルデー
タｎ （同図（Ｋ））が読出されてスイッチ１５の端子
ａに供給される一方、インバータ１６にて反転されてス
イッチ１５の端子すに供給される。
一方、比較器３の出力信号Ｃは遅延回路１７にてオアゲ
ート４からＲＯＭ１３に至る迄の回路の遅延時間遅延さ
れ、切換信号としてスイッチ１５に供給される。スイッ
チ１５は信＠Ｃの発生期間（クリップ波形が負極性の場
合）端子すに接続される一方、それ以外のｗＪ間端子ａ
に接続される。
ート４からＲＯＭ１３に至る迄の回路の遅延時間遅延さ
れ、切換信号としてスイッチ１５に供給される。スイッ
チ１５は信＠Ｃの発生期間（クリップ波形が負極性の場
合）端子すに接続される一方、それ以外のｗＪ間端子ａ
に接続される。
上記５ｆｌ目の波形Ｖ（データｎ）は正極性である故、
スイッチ１５は端子ａに接続され、データｎはそのまま
加算器１８に供給される。映像信号ａは比較器２．３か
らスイッチ１５に至る迄の回路の遅延時間遅延され、加
算器１８にてデータ０が加算される。その他のクリップ
波形も同様にして映像信号ａに加算される。
スイッチ１５は端子ａに接続され、データｎはそのまま
加算器１８に供給される。映像信号ａは比較器２．３か
らスイッチ１５に至る迄の回路の遅延時間遅延され、加
算器１８にてデータ０が加算される。その他のクリップ
波形も同様にして映像信号ａに加算される。
これにより、映像信号ａはクリップされた部分をＲＯＭ
１３に格納されている波形にて補利され（第６図に示Ｊ
プリエンファシス回路の出力と略同じ波形の１！！Ｉ！
像信号０とされ、出力端子２０より取出される。
１３に格納されている波形にて補利され（第６図に示Ｊ
プリエンファシス回路の出力と略同じ波形の１！！Ｉ！
像信号０とされ、出力端子２０より取出される。
なお、１記実施例はクリップされた波形を極力正確に再
現りるために、クリップ期間に夫々応じた傾きをもつ複
数の補償波形をＲＯＭ１３に格納しＣおり、このために
ＲＯＭ１３の容量は数１０バイト必要である。そこで、
ＲＯＭ１３の容量を少なくするには補償波形を１種類に
してもよく、この場合はクリップ波形の再現性は多少悪
化するが、実用上それ稈問題はない。
現りるために、クリップ期間に夫々応じた傾きをもつ複
数の補償波形をＲＯＭ１３に格納しＣおり、このために
ＲＯＭ１３の容量は数１０バイト必要である。そこで、
ＲＯＭ１３の容量を少なくするには補償波形を１種類に
してもよく、この場合はクリップ波形の再現性は多少悪
化するが、実用上それ稈問題はない。
発明の効果
本発明は、波形の一部期間をクリップされたデジタル入
力信号データのクリップ期間を検出する回路と、クリッ
プ部分補償波形データを格納されＣいるメモリと、クリ
ップ期間にメモリからクリップ部分補償波形データを読
出づ回路と、デジタル人力信号データと読出されたクリ
ップ部分補償波形データとを加算する回路とよりなるた
め、クリップされる前の波形と略同じ波形の出力（ｉ号
を取出し得、これにより、例えば１９１２７７２２回路
の出力波形のクリップ部分を補償ＪるＶ１］くの再生系
に用いた場合、後段のディエンファシス回路にブリ１ン
ファシス回路の特性と逆特性のものを用い得、従って、
ディエンファシス回路より大振幅部分及び小振幅部分と
もに再現性の良好な信号を取出し得、この場合、特にデ
ジタル信号処理しているので波形再現性が良好であり、
又、ＩＣ化し易い等の特長を有する。
力信号データのクリップ期間を検出する回路と、クリッ
プ部分補償波形データを格納されＣいるメモリと、クリ
ップ期間にメモリからクリップ部分補償波形データを読
出づ回路と、デジタル人力信号データと読出されたクリ
ップ部分補償波形データとを加算する回路とよりなるた
め、クリップされる前の波形と略同じ波形の出力（ｉ号
を取出し得、これにより、例えば１９１２７７２２回路
の出力波形のクリップ部分を補償ＪるＶ１］くの再生系
に用いた場合、後段のディエンファシス回路にブリ１ン
ファシス回路の特性と逆特性のものを用い得、従って、
ディエンファシス回路より大振幅部分及び小振幅部分と
もに再現性の良好な信号を取出し得、この場合、特にデ
ジタル信号処理しているので波形再現性が良好であり、
又、ＩＣ化し易い等の特長を有する。
第１図及び第２図、第３図は夫々本発明回路の一実施例
のブロック系統図及びその動作説明用タイミングチャー
ト、第４図はクリップされた波形の傾きを説明するため
の図、第５図はメモリに格納されている波形データを説
明するための図、第６図は本発明回路で得られる出ツノ
信号波形図、第７図はプリエンファシス回路をディコー
ンファシス回路の特性と逆特性にした場合の信号波形図
、第８図は従来回路によるディエンファシス後の信号波
形図である。 １・・・映像（ｉ’＋号入力端子、２．３・・・比較器
、４・・・オ、アゲート、５．９・・・モノマルチ、６
・・・アンドゲート、７・・・アップカウンタ、８．１
６・・・インバータ、１０，１１，１７．１９・・・遅
延回路、１２・・・ダウンカウンタ、１３・・・ＲＯＭ
、１４・・・ラッチ回路、１５・・・スイッチ、１８・
・・加算器、２０・・・出力端子。 特開％！Ｇｌ−２０２６８（４） 第３図 ｔＫｌｎ ヂータ第７図 第８図
のブロック系統図及びその動作説明用タイミングチャー
ト、第４図はクリップされた波形の傾きを説明するため
の図、第５図はメモリに格納されている波形データを説
明するための図、第６図は本発明回路で得られる出ツノ
信号波形図、第７図はプリエンファシス回路をディコー
ンファシス回路の特性と逆特性にした場合の信号波形図
、第８図は従来回路によるディエンファシス後の信号波
形図である。 １・・・映像（ｉ’＋号入力端子、２．３・・・比較器
、４・・・オ、アゲート、５．９・・・モノマルチ、６
・・・アンドゲート、７・・・アップカウンタ、８．１
６・・・インバータ、１０，１１，１７．１９・・・遅
延回路、１２・・・ダウンカウンタ、１３・・・ＲＯＭ
、１４・・・ラッチ回路、１５・・・スイッチ、１８・
・・加算器、２０・・・出力端子。 特開％！Ｇｌ−２０２６８（４） 第３図 ｔＫｌｎ ヂータ第７図 第８図
Claims (1)
- 波形の一部期間をクリップされたデジタル入力信号デー
タの該クリップ期間を検出する回路と、クリップ部分補
償波形データを格納されているメモリと、該クリップ期
間に該メモリから該クリップ部分補償波形データを読出
す回路と、上記デジタル入力信号データと該読出された
クリップ部分補償波形データとを加算する回路とよりな
ることを特徴とするクリップ部分補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59139322A JPS6120268A (ja) | 1984-07-05 | 1984-07-05 | クリツプ部分補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59139322A JPS6120268A (ja) | 1984-07-05 | 1984-07-05 | クリツプ部分補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6120268A true JPS6120268A (ja) | 1986-01-29 |
| JPH0439749B2 JPH0439749B2 (ja) | 1992-06-30 |
Family
ID=15242606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59139322A Granted JPS6120268A (ja) | 1984-07-05 | 1984-07-05 | クリツプ部分補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6120268A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0950806A2 (en) | 1998-04-16 | 1999-10-20 | Toyota Jidosha Kabushiki Kaisha | Method and device for controlling intake throttle valve of diesel engine |
-
1984
- 1984-07-05 JP JP59139322A patent/JPS6120268A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0950806A2 (en) | 1998-04-16 | 1999-10-20 | Toyota Jidosha Kabushiki Kaisha | Method and device for controlling intake throttle valve of diesel engine |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0439749B2 (ja) | 1992-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6120268A (ja) | クリツプ部分補償回路 | |
| JPS5880107A (ja) | 磁気記録装置 | |
| JPS639314B2 (ja) | ||
| JPS61170189A (ja) | ビデオテ−プレコ−ダの特殊再生装置 | |
| JPH0213994B2 (ja) | ||
| JP2937328B2 (ja) | 非線形エンファシス・ディエンファシス回路 | |
| JPH0432857Y2 (ja) | ||
| JPS587745Y2 (ja) | 記録再生装置 | |
| JPS5816306Y2 (ja) | テレビジョン信号の記録装置 | |
| JPS5946046B2 (ja) | 記録再生装置 | |
| JP3286025B2 (ja) | ディジタル信号検出回路 | |
| JPS6123493A (ja) | 色信号処理回路 | |
| JPS5925876U (ja) | ビデオテ−プレコ−ダの記録・再生回路 | |
| JPH02139765A (ja) | 磁気記録用のｆｍ変調回路 | |
| JPS6378690A (ja) | 映像信号処理装置 | |
| JPH03205994A (ja) | クロマ信号のエンファシス・ディエンファシス回路 | |
| JPH0750808A (ja) | 映像信号処理回路 | |
| JPH0213993B2 (ja) | ||
| JPS63149981A (ja) | 磁気記録再生装置 | |
| JPH0468883A (ja) | 映像信号のｆｍ記録装置 | |
| JPH0439148B2 (ja) | ||
| JPS6152081A (ja) | ビデオ信号記録再生装置 | |
| JPH02312470A (ja) | 反転現象補正装置 | |
| JPS60177470A (ja) | 家庭用ｐｃｍテ−プレコ−ダ | |
| JPH0466043B2 (ja) |