JPH0439749B2 - - Google Patents
Info
- Publication number
- JPH0439749B2 JPH0439749B2 JP59139322A JP13932284A JPH0439749B2 JP H0439749 B2 JPH0439749 B2 JP H0439749B2 JP 59139322 A JP59139322 A JP 59139322A JP 13932284 A JP13932284 A JP 13932284A JP H0439749 B2 JPH0439749 B2 JP H0439749B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- clip
- waveform
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はクリツプ部分補償回路に係り、例えば
VTRの再生系に用いられ、記録系におけるクリ
ツプ回路にて波形の一部期間をクリツプされてい
る部分を補償して取出す補償回路に関する。
VTRの再生系に用いられ、記録系におけるクリ
ツプ回路にて波形の一部期間をクリツプされてい
る部分を補償して取出す補償回路に関する。
従来の技術
VTRの輝度信号再生回路では、磁気テープに
記録されている、プリエンフアシスした信号をク
リツプした後周波数変調して得たFM信号を復調
する際にいわゆる三角ノイズを生じる。この三角
ノイズを軽減する回路として、一般に、記録時に
おいて変調波の高域を強調するプリエンフアシス
回路、再生時においてその高域を低減させるデイ
エンフアシス回路が用いられている。
記録されている、プリエンフアシスした信号をク
リツプした後周波数変調して得たFM信号を復調
する際にいわゆる三角ノイズを生じる。この三角
ノイズを軽減する回路として、一般に、記録時に
おいて変調波の高域を強調するプリエンフアシス
回路、再生時においてその高域を低減させるデイ
エンフアシス回路が用いられている。
ところで、プリエンフアシス回路におけるエン
フアシス量が大きい程デイエンフアシス後のSN
比を良好にし得るが、このようにすると、映像信
号の黒から白への立上り等に生じるスパイクが大
になり、過変調状態になつて反転等の不都合を生
じる。このスパイク部分をある一定振幅以下に制
限する回路としてクリツプ回路を用いる。
フアシス量が大きい程デイエンフアシス後のSN
比を良好にし得るが、このようにすると、映像信
号の黒から白への立上り等に生じるスパイクが大
になり、過変調状態になつて反転等の不都合を生
じる。このスパイク部分をある一定振幅以下に制
限する回路としてクリツプ回路を用いる。
第７図Ａに示す映像信号をプリエンフアシス回
路にてその高域を強調し、この強調部分をあるク
リツプレベルにてクリツプすると同図Ｂに示す如
く、クリツプされた部分m1とクリツプされない
部分m2とを生じる。この信号をプリエンフアシ
ス特性と逆の特性をもつデイエンフアシス回路に
て高域低減すると同図Ｃに示す如く、再現波形が
悪化する部分m3とそれ程悪化しない部分m4とを
生じる。
路にてその高域を強調し、この強調部分をあるク
リツプレベルにてクリツプすると同図Ｂに示す如
く、クリツプされた部分m1とクリツプされない
部分m2とを生じる。この信号をプリエンフアシ
ス特性と逆の特性をもつデイエンフアシス回路に
て高域低減すると同図Ｃに示す如く、再現波形が
悪化する部分m3とそれ程悪化しない部分m4とを
生じる。
発明が解決しようとする問題点
従来装置では、デイエンフアシス特性をプリエ
ンフアシス特性の逆特性にしないで第８図に示す
ようにクリツプされた部分の再現波形m5を良好
にしているが、このようにすると、クリツプされ
ない部分の再現波形m6の再現性が悪化し、又、
上記両特性を互いに逆特性にしていないのでSN
比が十分にとれない問題点があつた。
ンフアシス特性の逆特性にしないで第８図に示す
ようにクリツプされた部分の再現波形m5を良好
にしているが、このようにすると、クリツプされ
ない部分の再現波形m6の再現性が悪化し、又、
上記両特性を互いに逆特性にしていないのでSN
比が十分にとれない問題点があつた。
本発明は、プリエンフアシス回路の出力と略同
じ波形の出力信号を得、後段のデイエンフアシス
回路にプリエンフアシス回路と逆特性のものを用
いてSN比の高い信号を得ることができるクリツ
プ部分補償回路を提供することを目的とする。
じ波形の出力信号を得、後段のデイエンフアシス
回路にプリエンフアシス回路と逆特性のものを用
いてSN比の高い信号を得ることができるクリツ
プ部分補償回路を提供することを目的とする。
問題点を解決するための手段
第１図中、端子１にはプリエンフアシスした信
号をクリツプした後周波数変調して得た信号を記
録系のクリツプ回路で振幅制限した映像信号ａが
復調波形として入来している。また比較器２，
３、オアゲート４、アツプカウンタ７はクリツプ
期間検出回路、ROM１３はクリツプ部分補償波
形データを格納されているメモリ、ダウンカウン
タ１２はクリツプ部分補償波形データを読出す回
路、スイツチ１５、加算器１８は入力信号データ
とクリツプ部分補償波形データとを加算する回路
である。
号をクリツプした後周波数変調して得た信号を記
録系のクリツプ回路で振幅制限した映像信号ａが
復調波形として入来している。また比較器２，
３、オアゲート４、アツプカウンタ７はクリツプ
期間検出回路、ROM１３はクリツプ部分補償波
形データを格納されているメモリ、ダウンカウン
タ１２はクリツプ部分補償波形データを読出す回
路、スイツチ１５、加算器１８は入力信号データ
とクリツプ部分補償波形データとを加算する回路
である。
作 用
デジタル入力信号データのクリツプ期間を検出
してその期間にクリツプ部分補償波形データを格
納されているメモリからクリツプ部分補償波形デ
ータを読出し、デジタル入力信号データと読出さ
れたクリツプ部分補償波形データとを加算する。
してその期間にクリツプ部分補償波形データを格
納されているメモリからクリツプ部分補償波形デ
ータを読出し、デジタル入力信号データと読出さ
れたクリツプ部分補償波形データとを加算する。
実施例
第１図は本発明回路の一実施例のブロツク系統
図を示す。同図において、端子１には記録系のク
リツプ回路（図示せず）にて特に振幅の大きいス
パイク部分をクリツプレベルVH，VLにて制限さ
れた映像信号ａ（第２図Ａ）、実際にはデジタルデ
ータであるが、模式的にアナログ波形にて示す）
が入来する。映像信号ａはクリツプレベルVH，
VLに略等しい基準データDH，DLを夫々設定され
ている比較器２，３に夫々供給され、基準データ
DH，DLと比較されて夫々信号ｂ，ｃ（同図Ｂ，
Ｃ）が取出される。信号ｂ，ｃはオアゲート４に
てオアをとられて信号ｄ（同図Ｄ）とされ、モノ
マルチ５にて一定パルス幅の信号ｅとされる。信
号ｅのパルス幅は、記録系のクリツプ回路の最大
動作期間と同じか又は多少長めに設定されてい
る。
図を示す。同図において、端子１には記録系のク
リツプ回路（図示せず）にて特に振幅の大きいス
パイク部分をクリツプレベルVH，VLにて制限さ
れた映像信号ａ（第２図Ａ）、実際にはデジタルデ
ータであるが、模式的にアナログ波形にて示す）
が入来する。映像信号ａはクリツプレベルVH，
VLに略等しい基準データDH，DLを夫々設定され
ている比較器２，３に夫々供給され、基準データ
DH，DLと比較されて夫々信号ｂ，ｃ（同図Ｂ，
Ｃ）が取出される。信号ｂ，ｃはオアゲート４に
てオアをとられて信号ｄ（同図Ｄ）とされ、モノ
マルチ５にて一定パルス幅の信号ｅとされる。信
号ｅのパルス幅は、記録系のクリツプ回路の最大
動作期間と同じか又は多少長めに設定されてい
る。
信号ｅの期間Ａを拡大したタイミングチヤート
を第３図に示す。クロツク信号ｆ（第３図Ａ）、信
号ｄ，ｅはアンドゲート６にてアンドをとられて
信号ｇ（同図Ｄ）とされ、アツプカウンタ７に供
給される。アツプカウンタ７は信号ｇによりカウ
ントアツプされてデータｌ（同図Ｉ）を出力し、
これにより、クリツプ回路の動作時間が計測され
たことになる。信号ｅはインバータ８にて反転さ
れて信号ｈ（同図Ｅ）とされ、モノマルチ９にて
信号ｉ（同図Ｆ）とされ、遅延回路１０にて信号
ｊ（同図Ｇ）とされてアツプカウンタ７をリセツ
トする。
を第３図に示す。クロツク信号ｆ（第３図Ａ）、信
号ｄ，ｅはアンドゲート６にてアンドをとられて
信号ｇ（同図Ｄ）とされ、アツプカウンタ７に供
給される。アツプカウンタ７は信号ｇによりカウ
ントアツプされてデータｌ（同図Ｉ）を出力し、
これにより、クリツプ回路の動作時間が計測され
たことになる。信号ｅはインバータ８にて反転さ
れて信号ｈ（同図Ｅ）とされ、モノマルチ９にて
信号ｉ（同図Ｆ）とされ、遅延回路１０にて信号
ｊ（同図Ｇ）とされてアツプカウンタ７をリセツ
トする。
信号ｉはダウンカウンタ１２に供給され、これ
をセツトする。信号ｇは遅延回路１１にて遅延さ
れて信号ｋ（同図Ｈ）とされ、ダウンカウンタ１
２に供給される。ダウンカウンタ１２は信号ｋに
よりカウントダウンされてデータｍ（同図Ｊ）を
出力し、データｍはROM１３に供給される。
をセツトする。信号ｇは遅延回路１１にて遅延さ
れて信号ｋ（同図Ｈ）とされ、ダウンカウンタ１
２に供給される。ダウンカウンタ１２は信号ｋに
よりカウントダウンされてデータｍ（同図Ｊ）を
出力し、データｍはROM１３に供給される。
ここで、クリツプ回路の動作時間（映像信号ａ
のクリツプされている期間）とクリツプされてい
る部分の波形の傾きとの関係について考えてみ
る。第４図に示す如く、クリツプレベルＬが一定
であれば、比較的長いクリツプ期間t1の波形Ｉと
比較的短かいクリツプ期間t4の波形とはその傾
きを異にする。即ち、同図中、波形，，，
の傾きは全て異なる。
のクリツプされている期間）とクリツプされてい
る部分の波形の傾きとの関係について考えてみ
る。第４図に示す如く、クリツプレベルＬが一定
であれば、比較的長いクリツプ期間t1の波形Ｉと
比較的短かいクリツプ期間t4の波形とはその傾
きを異にする。即ち、同図中、波形，，，
の傾きは全て異なる。
そこで、ROM１３には波形，，…（例
えば10種類の波形）の夫々に対応したレベルデー
タが夫々格納されている。第５図に例えば10番目
の波形に対応したレベルデータ（ROMデー
タ）とアドレスとの関係を示す。
えば10種類の波形）の夫々に対応したレベルデー
タが夫々格納されている。第５図に例えば10番目
の波形に対応したレベルデータ（ROMデー
タ）とアドレスとの関係を示す。
アツプカウンタ７の出力データｌはアドレス５
であるので５番目の波形Ｖであり、データｌはラ
ツチ回路１４にラツチされた後ROM１３に供給
される。これにより、ROM１３からは５番目の
波形に対応したレベルデータｎ（同図Ｋ）が読
出されてスイツチ１５の端子ａに供給される一
方、インバータ１６にて反転されてスイツチ１５
の端子ｂに供給される。
であるので５番目の波形Ｖであり、データｌはラ
ツチ回路１４にラツチされた後ROM１３に供給
される。これにより、ROM１３からは５番目の
波形に対応したレベルデータｎ（同図Ｋ）が読
出されてスイツチ１５の端子ａに供給される一
方、インバータ１６にて反転されてスイツチ１５
の端子ｂに供給される。
一方、比較器３の出力信号ｃは遅延回路１７に
てオアゲート４からROM１３に至る迄の回路の
遅延時間遅延され、切換信号としてスイツチ１５
に供給される。スイツチ１５は信号ｃの発生期間
（クリツプ波形が負極性の場合）端子ｂに接続さ
れる一方、それ以外の期間端子ａに接続される。
てオアゲート４からROM１３に至る迄の回路の
遅延時間遅延され、切換信号としてスイツチ１５
に供給される。スイツチ１５は信号ｃの発生期間
（クリツプ波形が負極性の場合）端子ｂに接続さ
れる一方、それ以外の期間端子ａに接続される。
上記５番目の波形（データｎ）は正極性であ
る故、スイツチ１５は端子ａに接続され、データ
ｎはそのまま加算器１８に供給される。映像信号
ａは比較器２，３からスイツチ１５に至る迄の回
路の遅延時間遅延され、加算器１８にてデータｎ
が加算される。その他のクリツプ波形も同様にし
て映像信号ａに加算される。
る故、スイツチ１５は端子ａに接続され、データ
ｎはそのまま加算器１８に供給される。映像信号
ａは比較器２，３からスイツチ１５に至る迄の回
路の遅延時間遅延され、加算器１８にてデータｎ
が加算される。その他のクリツプ波形も同様にし
て映像信号ａに加算される。
これにより、映像信号ａはクリツプされた部分
をROM１３に格納されている波形にて補償され
て第６図に示すプリエンフアシス回路の出力と略
同じ波形の映像信号０とされ、出力端子２０より
取出される。
をROM１３に格納されている波形にて補償され
て第６図に示すプリエンフアシス回路の出力と略
同じ波形の映像信号０とされ、出力端子２０より
取出される。
なお、上記実施例はクリツプされた波形を極力
正確に再現するために、クリツプ期間に夫々応じ
た傾きをもつ複数の補償波形をROM１３に格納
しており、このためにROM１３の容量は数10バ
イト必要である。そこで、ROM１３の容量を少
なくするには補償波形を１種類にしてもよく、こ
の場合はクリツプ波形の再現性は多少悪化するが
実用上それ程問題はない。
正確に再現するために、クリツプ期間に夫々応じ
た傾きをもつ複数の補償波形をROM１３に格納
しており、このためにROM１３の容量は数10バ
イト必要である。そこで、ROM１３の容量を少
なくするには補償波形を１種類にしてもよく、こ
の場合はクリツプ波形の再現性は多少悪化するが
実用上それ程問題はない。
発明の効果
本発明はプリエンフアシスした信号をクリツプ
した後周波数変調して得た信号を復調するために
用いられるクリツプ部分補償回路であつて、復調
波形の一部期間をクリツプされたデジタル入力信
号データのクリツプ期間を検出する回路と、クリ
ツプ部分補償波形データを格納されているメモリ
と、クリツプ期間にメモリからクリツプ部分補償
波形データを読出す回路と、デジタル入力信号デ
ータと読出されたクリツプ部分補償波形データと
を加算する回路とよりなるため、クリツプされる
前の波形と略同じ波形の出力信号を取出し得、こ
れにより、例えばプリエンフアシス回路の出力波
形のクリツプ部分を補償するVTRの再生系に用
いた場合、後段のデイエンフアシス回路にプリエ
ンフアシス回路の特性と逆特性のものを用い得、
従つて、デイエンフアシス回路より大振幅部分及
び小振幅部分ともに再現性の良好な信号を取出し
得、この場合、特にデジタル信号処理しているの
で波形再現性が良好であり、又、IC化し易い等
の特長を有する。
した後周波数変調して得た信号を復調するために
用いられるクリツプ部分補償回路であつて、復調
波形の一部期間をクリツプされたデジタル入力信
号データのクリツプ期間を検出する回路と、クリ
ツプ部分補償波形データを格納されているメモリ
と、クリツプ期間にメモリからクリツプ部分補償
波形データを読出す回路と、デジタル入力信号デ
ータと読出されたクリツプ部分補償波形データと
を加算する回路とよりなるため、クリツプされる
前の波形と略同じ波形の出力信号を取出し得、こ
れにより、例えばプリエンフアシス回路の出力波
形のクリツプ部分を補償するVTRの再生系に用
いた場合、後段のデイエンフアシス回路にプリエ
ンフアシス回路の特性と逆特性のものを用い得、
従つて、デイエンフアシス回路より大振幅部分及
び小振幅部分ともに再現性の良好な信号を取出し
得、この場合、特にデジタル信号処理しているの
で波形再現性が良好であり、又、IC化し易い等
の特長を有する。
第１図及び第２図、第３図は夫々本発明回路の
一実施例のブロツク系統図及びその動作説明用タ
イミングチヤート、第４図はクリツプされた波形
の傾きを説明するための図、第５図はメモリに格
納されている波形データを説明するための図、第
６図は本発明回路で得られる出力信号波形図、第
７図はプリエンフアシス回路をデイエンフアシス
回路の特性と逆特性にした場合の信号波形図、第
８図は従来回路によるデイエンフアシス後の信号
波形図である。 １……映像信号入力端子、２，３……比較器、
４……オアゲート、５，９……モノマルチ、６…
…アンドゲート、７……アツプカウンタ、８，１
６……インバータ、１０，１１，１７，１９……
遅延回路、１２……ダウンカウンタ、１３……
ROM、１４……ラツチ回路、１５……スイツ
チ、１８……加算器、２０……出力端子。
一実施例のブロツク系統図及びその動作説明用タ
イミングチヤート、第４図はクリツプされた波形
の傾きを説明するための図、第５図はメモリに格
納されている波形データを説明するための図、第
６図は本発明回路で得られる出力信号波形図、第
７図はプリエンフアシス回路をデイエンフアシス
回路の特性と逆特性にした場合の信号波形図、第
８図は従来回路によるデイエンフアシス後の信号
波形図である。 １……映像信号入力端子、２，３……比較器、
４……オアゲート、５，９……モノマルチ、６…
…アンドゲート、７……アツプカウンタ、８，１
６……インバータ、１０，１１，１７，１９……
遅延回路、１２……ダウンカウンタ、１３……
ROM、１４……ラツチ回路、１５……スイツ
チ、１８……加算器、２０……出力端子。
Claims (1)
- 【特許請求の範囲】 １ プリエンフアシスした信号をクリツプした後
周波数変調して得た信号を復調するために用いら
れるクリツプ部分補償回路であつて、 復調波形の一部期間をクリツプされたデジタル
入力信号データの該クリツプ期間を検出する回路
と、クリツプ部分補償波形データを格納されてい
るメモリと、該クリツプ期間に該メモリから該ク
リツプ部分補償波形データを読出す回路と、上記
デジタル入力信号データと該読出されたクリツプ
部分補償波形データとを加算する回路とよりなる
ことを特徴とするクリツプ部分補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59139322A JPS6120268A (ja) | 1984-07-05 | 1984-07-05 | クリツプ部分補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59139322A JPS6120268A (ja) | 1984-07-05 | 1984-07-05 | クリツプ部分補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6120268A JPS6120268A (ja) | 1986-01-29 |
| JPH0439749B2 true JPH0439749B2 (ja) | 1992-06-30 |
Family
ID=15242606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59139322A Granted JPS6120268A (ja) | 1984-07-05 | 1984-07-05 | クリツプ部分補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6120268A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3369104B2 (ja) | 1998-04-16 | 2003-01-20 | トヨタ自動車株式会社 | ディーゼル機関の吸気絞り弁制御方法及び制御装置 |
-
1984
- 1984-07-05 JP JP59139322A patent/JPS6120268A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6120268A (ja) | 1986-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920010187B1 (ko) | 자기 재생장치 | |
| JPH0439749B2 (ja) | ||
| JPS639314B2 (ja) | ||
| JPH0325345Y2 (ja) | ||
| JP2545775Y2 (ja) | 再生特性切換回路 | |
| JPS5946046B2 (ja) | 記録再生装置 | |
| JP2937328B2 (ja) | 非線形エンファシス・ディエンファシス回路 | |
| JP2570256B2 (ja) | デイジタルクリツプ補正回路 | |
| JP2754542B2 (ja) | 映像信号処理回路 | |
| JP2535262B2 (ja) | プリ・エンファシス回路 | |
| JPH0627023Y2 (ja) | ノイズ低減回路 | |
| JPH0439148B2 (ja) | ||
| JPH0378164A (ja) | 磁気記録再生装置 | |
| JP2591356B2 (ja) | 記録再生装置 | |
| JPH03205994A (ja) | クロマ信号のエンファシス・ディエンファシス回路 | |
| JPS6378690A (ja) | 映像信号処理装置 | |
| JPH0213993B2 (ja) | ||
| JPH0750808A (ja) | 映像信号処理回路 | |
| JPH0422080B2 (ja) | ||
| JPS6152081A (ja) | ビデオ信号記録再生装置 | |
| JPH0220969A (ja) | 輝度信号処理回路 | |
| JPH05325406A (ja) | 情報信号の記録再生装置 | |
| JPS60177470A (ja) | 家庭用ｐｃｍテ−プレコ−ダ | |
| JPH02139765A (ja) | 磁気記録用のｆｍ変調回路 | |
| JPS63149981A (ja) | 磁気記録再生装置 |