JPS6120823B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、水晶振端子の固有振動を利用して所
定の周波数の基準信号をつくり、この基準信号に
基づいて計時動作を行なう電気時計に関するもの
である。

水晶振動子を有する基準信号発生源を備えた電
気時計はすでに一般化されているが、通常の基準
信号発生源から得られる基準信号の周波数は、特
に周囲の湿度の変化によつて変動し、これが時計
の精度を低下させる原因となつている。

本発明の目的は、外部条件の変化による発振周
波数の変動がきわめて少ない基準信号発生源を有
し、従つて高い精度を安定に維持し得るような電
気時計を提供することである。

従来、機械時計に湿気が侵入する場合、時計の
機械的計時機構の構成部品が長時間の経過で変質
を受けて時計としての性質が低下する場合があつ
たが、極端に多量の水が侵入しない限り、計時動
作の停止の如く重大な事態は発生しなかつた。近
年水晶発振式の高精度の電気時計が出現するに及
び、計時の精度は飛躍的に向上し、特に電気的な
計時単位信号の作成機構の採用により計時精度を
左右する機構が固体化され、時計の表示時刻の確
かさは極めて信頼に足るものと思われるに至つて
いる。しかるに、注意せずに作成された水晶時計
は、ささいな原因でその保持時刻を全く狂わせて
しまう事があり、一時的な精度は非常に良好で
も、時刻に対する信頼度は旧来の機械時計以下と
いうような事態も起り得るものである。例えば、
電気的に作成された時間基準となる時間間隔及び
位相の正確な信号により機械的な指針を動かすた
めの電気機械変換器が、信号によりその械的な状
態を変化させる過渡状態において、並進的或は廻
転的に加えられる機械的加速度外乱により正常な
動作から逸脱する事がある。変換器の状態変化の
時間巾を短くし、休止状態で外乱に対して安定な
状態に静止している時間との比を小にし、確率的
に誤動作を防ぐ事、変換器の静状態に比し変化状
態のポテンシヤルの高さを高くし、弱い外乱に対
して不感にする事、万一不幸にして外乱により変
換器が誤動作した場合にこれを検出し、この誤差
量について補正を行なう事、等を考慮して設計し
なければならない。電池が外乱により短時間外れ
てしまう事にも対応策が必要である。低温におけ
る電池インピーダンスの上昇に対し、並列にコン
デンサを接続して電源インピーダンスを低く維持
し、水晶発振や変換器の動作を確実にする必要も
ある。時計の修正機構の耐加速度外乱性・耐湿性
を充分にしておかねば、時計は乾燥空気中で静置
していれば精度良く時刻を保持するが、腕につけ
るとたちまち勝手に動き出して狂つてしまう事に
なりかねない。賑に発振回路などは、電池寿命を
長くするために高インピーダンス化しており、一
寸した吸湿により、発振器の動作点がシフトして
発振停止を引起す可能性が考えられる。バイアス
が狂わなくても、発振回路の負荷インピーダンス
が低くなり過ぎて発振条件を満足しなくなつたり
する。これを防ぐには、少くともバイアス設定部
を含む発振回路の一部又は全部を絶縁体で覆う
か、或は集積回路に作つてしまう事により、少く
ともバイアスの狂いをなくし、或は負荷が重くな
る事を防ぎ、或は水晶共振回路のＱ値の低下を防
ぐ事ができる。すなわち、水晶腕時計の高精度も
時計として充分な検射の基に設計され組立てられ
ていなければ、その高精度を保持時刻の正確さに
応用する事ができないし、注意深い設計製作によ
り水晶振動子の特徴を生かした高信頼度の時計を
得る事ができるものである。

以下に本発明の一実施例を図面に基づいて説明
する。

この電気時計の場合基本的には、基準信号発振
源１１、分周回路１２、該分周回路１２の分周比
を制御する周波数調整装置１３、該分周回路１２
で作成された計時単位信号を受けて計時する電気
的計時装置１４と機械的計時装置１５、該機械的
計時装置の保持時刻を表示する表示装置１６と、
電気的及び機械的計時装置のそれぞれを操作する
操作機構１７、該操作機構からの信号により電気
的計時装置１４と機械的計時装置１５とを制御す
る電気的制御装置１８から構成されている。

上記周波数調整装置１３は操作部１３ａ、分周
比制御回路１３ｂ、EXCLUSIVE−ORゲート１
３ｃとからなり、分周回路１２からの信号の一部
はクロツクパルス作成回路を介してクロツクパル
ス信号φCl₁₂として夫々の回路部に送出する。

上記機械的計時装置１５は、駆動パルス形成回
路１５ａ、駆動機構１５ｂ、輪列１５ｃとからな
り、又上記表示装置１６は、通常の機械的な指針
１６ａからなつている。上記操作機構１７は、Ｒ
スイツチ入力回路３０とS₀スイツチ回路２１及び
パルス整形回路２２Ｓ、M₀スイツチ入力回路２
０、ノイズ防止回路３２、パルス整形回路２２Ｍ
とからなつており、上記電気的制御装置１８はS₀
スイツチ入力制御回路２３Ｍ、保持時刻制御回路
２４、記憶計数回路２５、計数内容判別回路２
６、一致検出回路２９、セツト指令回路２８とか
らなつており、又上記LED表示部１９は前記計
数内容判別回路２６からの信号によつて制御され
る。

上記基準信号発振源１１は水晶振動子音叉、音
片等の振動子を含む基準信号発振器で、分周回路
１２により低周波にまで分周される。従来の水晶
式電気時計では該低周波信号により機械的計時装
置１５を駆動し、指針１６ａにより表示するもの
である。

本発明の電気時計では操作機構１７、電気的計
時装置１４、電気的制御装置１８が設けられてい
るが、その動作を以下詳述する。

分周回路１２からの１Hz信号は保持時刻制御回
路２４を経て電気的計時装置１４で計数し、該計
数値を記憶計数装置２５に記憶せしめておく。時
計の通常動作時に於ては電気的計時装置１４と記
憶計数回路２５との内容は一致し、一致検出回路
２９により検出し、保持時刻制御回路２４から駆
動パルスを送出し指針を駆動している。即ち通常
の時計動作時に於てはこの電気時計では指針１６
ａに於る秒針が０秒の位置にくるたびに該秒針軸
と連動するカム機構によつて自動的にM₀スイツ
チが動作するように構成されている。そしてこの
M₀スイツチが入ると機械的計時装置１５の保持
時刻を、電気的計時装置１４の保持時刻に一致さ
せるように形成されていてそれぞれの時刻系に差
異が発生しないようになつている。外部標準時刻
の０秒時にS₀スイツチが動作すると電気時計の保
持時刻が「０秒〜29秒」の間にあるときはその間
の秒数だけ標準時刻に比較し「進んでいる」こと
になり、秒針がそのままの位置で停止し、進んで
いる秒数が経過した後定常どうり駆動し、保持時
刻が「30秒〜59秒」のときには、その秒後の補数
だけ標準時刻に比較し「遅れている」ことにな
り、秒針は０秒の位置まで早送りされた後、定常
どうり駆動し、それぞれ標準時刻に一致させるよ
うに構成される。

この場合S₀スイツチが動作されるとパルス成形
回路２２Ｓで同期パルスが作成され、この信号は
S₀スイツチ入力制御回路２３Ｓを介して保持時刻
制御回路２４へ伝送される。ここでは記憶計数回
路２５で記憶保持されている時刻が「０秒〜29
秒」か「30秒〜59秒」かを計数内容判別回路２６
で判別した信号を受け、判別内容によつて電気的
計時装置１４、記憶計数回路２５、駆動パルス形
成回路２８のそれぞれにセツト信号かリセツト信
号か32Hz信号、１Hz信号か停止命令信号かのいず
れかを瞬間的あるいは継続的に送る。この時、外
部標準時刻と電気的計時装置１４での保持時刻と
の誤差分は、該電気的計時装置１４又は記憶計数
回路２５で計測記憶され、標準時刻との一致同期
を得た時点で、それぞれの計数器が一致しこの一
致内容を一致検出回路２９で検出した信号がS₀ス
イツチ入力制御回路２３Ｓに伝送され、ここから
時刻修正動作を完了させるよう保持時刻制御回路
１４に命令信号が伝送される。

M₀スイツチによる機械的計時装置１５と電気
的計時装置１４のそれぞれの保持時刻を一致同期
させる場合もこのS₀スイツチによる機能構成と同
様になつている。

このようにこの電気時計では０秒時に１回S₀ス
イツチを押すだけで時刻の極めて精度の度い修正
動作がなされる。

又Ｒスイツチ入力回路３０は急ぐ場合などに、
標準時刻の０秒以外の時刻に於いて、一旦秒針を
停止させた上で、標準時刻に合わせて秒針を通常
動作にスタートさせる場合に用いるものでS₀スイ
ツチの機能を補充している。

第２図は、第１図に示された電気時計の実際の
IC回路の一実施例で、以下第２図に基づき詳細
に説明する。

第２図に於いて、基準信号発生源１１は、端子
５１及び５２間に接続された水晶振動子５３と、
端子５１およびインバータ５４間に挿入された結
合コンデンサCcと、インバータ５４の出力端お
よび入力端間に接続された高抵抗Ｒ_N（例えば
30MΩ）とを有する。なお符号５５及び５６は、
インバータ５４に所定の動作電流を供給するため
の抵抗素子として作用するMOSトランジスタを
示す。これらの諸要素は、水晶振動子５３を除い
て、単一のＣ／MOS集積回路内に組込まれてい
る。

このような構成を有する基準信号発生源１１に
於いては、一体的にモールドされた結合コンデン
サのために、湿度が大巾に変化しても、高抵抗Ｒ
_Nによつてインバータ５４に与えられるバイアス
の変化はきわめて少なく、結果として発振出力の
周波数安定度が良好になる。また結合コンデンサ
Ccを設けることによつて生じたストレー容量
が、水晶振動子の発振用コンデンサとして作用す
るといる利点も得られる。

J₁₂，J₆，J₃，J₁₅は周波数調整用端子で、端子
Ｒはリユーズスイツチ（図示せず）に接続され、
任意の秒針位置で秒針を停止させるのに用いる。

即ち端子Ｒは通常時解放状態での電源の負側
Vssに接続され、秒針を停止する場合のみ時計の
地板（電源の正側Ｖ^DD）に接続される。

端子s₀はリユーズスイツチに接続され、零秒セ
ツトしたい時のみ電源の正側Ｖ^DDに接続され、Ｒ
端子により時計が停止している状態では零秒セツ
トが行なわれないようになつている。即ち零秒セ
ツトは秒針の早送り又は停止により行なわれる。

端子M₀は同期用の入力端子で、秒針が０秒を
指した状態で少く共１回地板に接続される。秒針
の０秒毎に接続してもよいし、手動で電池を時計
にセツトした後１回だけ秒針０秒の位置で地板に
接続してもよいものである。これにより、時計の
秒針位置と電気的計時の秒との相対関係が時計に
記憶せられ、IC内部で同期化演算がなされ、秒
針の早送り、停止により両者の同期が取られる。
同期化された状態で、時計の秒針位置と電気的計
時の秒とは一致している。秒針を電気的計時に合
わせる事により同期化する。

LED表示部１９は秒針停止により０秒セツト
を行なう場合に、時計が故障して停止しているの
ではない事を表示するために用意され、秒パルス
と同期して点滅する。

更にLED出力は入力端子をも兼ねており、S₀
端子とLED端子とを結合して地板（電源の正側
Ｖ^DD）に接地する事により電気回路が内部状態を
“０”にセツトするようになつている。内部状態
の“０”とは、電気計時の秒の内容が“０”で、
かつパルスモータ駆動の位相決め装置（フリツプ
フロツプFF２４が相当）を偶数秒位相（秒針の
０秒相当）にセツトする。

QA，QBはパルスモータの交互パルス駆動信号
で、該駆動信号QA，QBの電位差は１秒毎に符号
が変わり、かつ1/64秒間持続の巾の狭いパルスと
なつている。

今、端子５１，５２間に32.768（＝2¹⁵）Hzの水
晶振動子５３を接続すると、該32768Hzの発振周
波数がフリツプフロツプFF₁〜FF₁₀の分周回路列
１２ａとフリツプフロツプFF₁₁〜FF₁₅のリセツ
ト付き分周回路列１２ｂとによつて、１Hzにまで
分周される。

上記フリツプフロツプFF₁〜FF₁₀までは、単に
入力周波数の分周だけを行なうが、フリツプフロ
ツプFF₁₁〜FF₁₅はリセツトをかける事により出
力信号の位相を規正でき、時計の計時単位は
FF₁₀の出力である64Hz信号の周期すなわち16ｍ
SEC（＝1/64秒）となつている。

本実施例におけるフリツプフロツプFFは、す
べて入力信号の立上りに同期して出力を変えるよ
うにしてあるため、フリツプフロツプFF₁₀の出
力パルスQ₁₀のパルス列の間にフリツプフロツプ
FF₂₂の出力パルスQ₂₂と前記フリツプフロツプ
FF₁₀の出力パルスQ₁₀とから作成されるφcl₁₂な
るクロツクパルスが位置するようになつている。

クロツクパルスφcl₁₂は本実施例回路であるIC
の動作を確実にするために作成されたので、IC
内部の種々の演算の過程において電気計時の時刻
がノイズのために誤つたものとなることを防止し
ており、ICの基本動作とはあまり関係のないも
のである。分周出力としては、1/64秒巾の１Hzの
出力信号P₁と、1/64秒巾の32Hzの出力信号P₃₂と
がある。

分周回路１２からは分周比制御回路１３ｂを介
してEXCLUSIVE−ORゲート１３ｃに帰還が掛
けられている。

保持時刻制御回路２４からの出力信号Ｐ_Mcはフ
リツプフロツプFF₂₄に入力させ、1/2分周され
る。フリツプフロツプFF₂₄の出力信号Q₂₄は保持
時刻制御回路２４の出力信号PMの入力毎に交互
に反転するのでモータ駆動位相と同期させて、モ
ータ位相の代りに用いることができる。従つてフ
リツプフロツプFF₂₄の出力信号Q₂₄は保持時刻制
御回路２４の出力信号Ｐ_Mcとを組合せることによ
りパルスモータの交互パルス駆動信号QA，QBを
作成することができる。

即ち QA＝Q₂₄・Ｐ_Mc＋Q₂₄・Ｐ_Mc QB＝Q₂₄ としてパルスモータ駆動信号が得られる。

パルスモータ駆動、信号QA，QBによりモータ
が駆動され、モータに直結された輪列系１５ｃに
より秒以降の時刻保持がなされ、指針１６ｃによ
り時刻の表示がなされている（以下機械的計時系
と称す） 一方、本発明の時計は電気的計時系を有し、保
持時刻制御回路２４からの出力信号Ｐ_Ecは、電気
的計時装置１４である６段のフリツプフロツプ
FF₁₆〜FF₂₁に接続され、60秒までの計時が行な
われる。通常６段のフリツプフロツプでは64まで
の計数がされるが、“60”“61”“62”“63”をフリ
ツプフロツプFF₂₃で検出してNANDゲート２８
ａにより“０”にセツトし60進としている。

即ち、機械的計時系、電気的計時系共に制御部
２４からの出力信号により計時を行なつている。
特にフリツプフロツプFF₁₁〜FF₁₅の分周回路が
フリツプフロツプFF₁₀の分周回路と直結した計
数器であるのに対し、フリツプフロツプFF₁₆〜
FF₂₁の電気的計時装置１４は、機械的計時装置
１５と対等独立の計時系である点に特徴を有して
いる。

次に制御について説明する。

０秒セツトをする場合、電気的計時装置１４の
内容は、記憶計数回路２５に刻々読込まれてお
り、この記憶計数回路２５を一時的に制御演算に
用いる際に電気的計時装置としての保持時刻を失
わないめの記憶素子で、保持時刻を場合に応じて
記憶したり修正後の時刻を記憶するために用いた
りしている。電気的計時装置１４の計数内容を
EC₂・記憶計数回路２５の記憶計数内容をEC₃と
以下略称する。

定常状態においては、EC₂＝０〜29秒の場合、
計数内容は、EC₂＝EC₃ EC₂＝30〜59秒の場合計
数内容はEC₃＝０にそれぞれセツトされるように
なつている。

ここで０秒セツト信号S₀が入力された場合につ
いて考える。

ａ EC₂＝０〜29秒の状態で０秒セツト信号が入
力されたとき時計は観測の対象となつた標準時
計に比較して、EC₂の計数分だけ進んでいる訳
で、EC₂をいつたん０秒にセツトし、次にEC₂
＝EC₃になるまで機械的計時装置の指針１６ａ
を停止したまま電気的計時装置１４に１Hz信号
が送られ、該電気的計時装置の計数内容EC₂が
記憶計数回路の記憶計数内容EC₃と等しくなつ
た時点で、機械的計時装置の指針１６ａがとか
れ、定常動作に移る。

ｂ EC₂＝30〜59秒の状態でセツト信号S₀が入力
されたとき、時計は観測の対象となつた標準時
計に比較して（60−EC₃）の分だけ遅れている
訳で、この場合EC₃を０秒にリセツトし、電気
的計時装置１４及び機械的計時装置に32Hz信号
を送り、機械的計時装置と電気的計時装置とも
に早送りし、EC₂が０となりEC₃と等しくなつ
た時点で早送りをとめ、定常動作に移る。

上記の如き機能動作により時計の進み、遅れ
を制御して行くことが可能になつている。

上記の制御動作は、機械的計時装置と電気的
計時系がそれぞれの保持時刻が一致していて始
めて意味あるものとなる。

この保持時刻（この場合、時刻の秒単位に関
して）の一致を計ることを「同期」と記す事に
し、機械的計時系の保持時刻をMC₁と記す事に
すると、電気的計時系の保持時刻、実は電気的
計時装置１４の計数内容EC₂との同期には次の
二つの方法が考えられる。

(i) 機械的計時系を電気的計時系に合わせる場
合（MC₁→EC₂） (ii) 電気的計時系を機械的計時系に合わせる場
合（MC₁←EC₂） MC₁が、動作の不確実な電気的計時系を含む
場合には(i)の方法を取る方が合理的である。
MC₁とEC₂とを前記の０秒セツト信号のS₀入力
時の演算制御と同様にして同期させる事が可能
である。本実施例ではM₀なる入力端が同期の
ための入力端である。手動で同期化するには、
秒針が０秒を指示した所でM₀信号を入力して
やればよい。これにより変換器が誤動作しない
かぎり、MCとEC₂とは同期する。

別の方法として、秒針歯車にカムをつけ、60秒
に１回０秒においてM₀信号を自動的に入力して
やる方法ある。

上記(ii)の方法で同期を取るにはMC₁＝“０”に
おいてEC₂→“0₁”Q₂₄→０とすればよい。

(i)の方法で同期化する場合について考えると、 (a) EC₂＝０〜29秒でM₀205を入力したとき、M₀
は指針の０秒の位置で入力されるのであるから
この場合、機械的計時系は、EC₂の値の分だけ
電気的計時系より遅れている訳で、EC₂をいつ
たん０秒にし電気的計時装置１４に32Hzの早送
り信号を送り機械的計時系、電気的計時系共に
早送りし、EC₂＝EC₃となつた時点で定常動作
にもどす。

(b) EC₂＝30〜59秒でM₀信号を入力したとき、
この場合機械的計時系は（60−EC₂）の値の分
だけ電気的計時系より進んでいる訳で、EC₃を
０にリセツトし、電気的計時装置１４にはその
まま１Hz信号を送り機械的計時系は停止させ、
EC₂＝EC₃＝０となつた時点でその停止を解除
し、定常動作にもどす。

S₀，M₀両入力時において早送りは30秒分よ
り少ないステツプを32Hzで送るので１秒以内に
動作を完了する。時計の修正信号に応じて時計
を進めたり遅らせたりするには、時計の時刻差
と保持時刻との両方を関連ずけて何らかの手段
で記憶する事が必要であり、更に加減の演算を
時計としての保持時刻を損うことなく行なう事
が必要である。

ここで本構成において特徴的な記憶計数回路２
５及びM₀入力タイムゲートについて説明をし、
その後で具体的な修正についての説明を行なう事
にする。

電気的計時装置１４の計数内容EC₂と機械的計
時系の保持時刻MC₁とを比較するにはEC₂＝０に
おけるMC₁の状態を検出する方法と、MC₁＝０に
おけるEC₂の計数状態を検出する方法が考えられ
る。前者においては機械的計数器の状態をMC₁の
いかなる状態においてもEC₂＝０において符号及
び値において知る必要がある。少く共符号と差の
有無の両方の機械的な量を計測する必要がある。
従つて偏差の有無はともかく、偏差の量の測定は
簡単でない。後者においては、MC₁＝０における
EC₂の状態すなわち電気計時の時刻を何らかの手
段で記憶すれば、わざわざMC₁とEC₂の偏差を算
出せずとも１回の情報入力によりその後の同期化
動作が定められる。

すなわち前者においては機械的な量としての指
針の保持時刻の偏差と符号をいかなる時刻におい
ても検出する必要があるのに対し、後者において
は指針の０秒における信号さえ得られればよい。
後者においてMC₁＝０におけるEC₂の値が判つた
として、MC₁とEC₂との同期を取るためには、 演算による修正の結果を記憶して結果的に一
致するまでMC₁，EC₂を制御する。

修正量を記憶し、その量だけ単純にMC₁，
EC₂を修正する。

いずれの場合も何らかの記憶手段が必要な事が
判る。本構成例では上記のを用い、時刻記憶の
ための記憶計数回路２５を用意する。この記憶計
数回路の計数機能は、電気的計時装置１４に頼
り、該装置の計数内容（保持時刻）EC₂の修正結
果を記憶する。

後者においても、修正の結果でなく、修正量の
有無と符号のみただ１つフリツプフロツプに記憶
する事により複数回の同期信号で同期化する事が
可能である。

しかして、記憶計数回路２５の記憶計数内容
EC₃は常時電気的計時装置１４の計数内容EC₂と
一致しているが、EC₂＝30〜59秒においては、
EC₃＝０となつている。なんとなればEC₂の修正
はEC₂＝30〜59秒の場合必らず60秒になるように
するからである。EC₂＝０〜29秒においては、
EC₂の計数分だけ修正し、修正に要する時間経過
に対する修正を行なうと、EC₂のもとの値になる
から、修正信号によりEC₂の値はEC₃に記憶さ
れ、EC₂自身は０秒にいつたんなるEC₂→EC₃と
する修正の遅促及び機械的計時系、電気計時系の
制御はS₀入力（０秒セツト）とM₀入力（同期入
力）とによつて異なるので、S₀とM₀の両入力を
区別して記憶する機構が必要である。

本構成例ではフリツプフロツプFF３７及びFF
３８がこれに相当する。

一致検出回路２９の出力信号DETはEC₂とEC₃
の一致不一致を検出する信号である。この信号
DETによりＳスイツチ入力制御回路２３、Ｍス
イツチ入力制御回路２３Ｍはリセツトされ修正状
態或は同期化の状態から定常状態に戻る。

上記信号Qcは電気的計時装置１４の計数内容
が30〜59秒にあるか否かを検出する信号で、EC₂
＝30〜59秒にあるときは、常時論理出力“１”、
EC₂‐０〜29秒にあるときは、論理出力“０”と
なる。

上記信号Q₀とQ₃₇又はQ₃₈の組合せ論理から電
気計時系、機械計時系の駆動を停止するか、32Hz
で早送りをするか、共に１Hz送りを行うか各々に
制御する。

上記構成により、同期化と０秒セツトの両方が
できる事が示されるが、初期状態における収束動
作の検討が更に必要である。すなわちMC₁とEC₂
とが一致しない状態におけるM₀入力及びS₀入力
に対する検討である。

例えばMC₁＝０でEC₂＝28秒とすると、MC₁＝
28、EC₂＝28で同期し、MC₁＝１でEC₂＝29秒で
S₀が入力されると、MC₁＝１で秒針は29秒間停止
する。したがつて初め28秒間MC₁が遅れており、
更に29秒間遅れることになる。

そしてMC₁が動き出してからMC₁＝60秒になつ
た時点でEC₂＝28秒のためMC₁の秒針は28秒早送
りされてMC₁＝EC₂＝28秒となる。従つて初期状
態では、S₀を入力せずにM₀信号が入力するまで
待つてやればよい。M₀のスイツチにノイズを含
むとすると、該M₀のノイズ信号によつて電気的
計時装置１４の保持時刻EC₂と機械的計時系の保
持時刻MC₁とは常に同期外れになる。これを除く
ためにフリツプフロツプFF₃₃，FF₃₆とからなる
ノイズ防止回路３２を挿入し、M₀信号が入力さ
れると、その後16〜24秒間はM₀信号が入力され
ても修正制御機構は不感となるようなタイマー回
路となつている。このノイズ防止回路がないと時
計の指針は正しい時刻に収束しない場合が出てく
る。又S₀入力は禁止されている。

即ち、S₀信号入力は、フリツプフロツプ
FF₃₁，FF₃₄とNORゲート２２ａからなるパルス
整形回路２２Ｓにより整形され、クロツクパルス
φcl₂に同期した信号となり、しかもS₀信号入力
の前縁に同期した微分信号Ｓ↑としてS₀スイツチ
入力制御回路２３Ｓをセツトする。

同様にしてM₀信号蛮が入力し、ノイズ防止回
路３２で８〜24秒間持続した信号に変換された
後、微分され、フリツプフロツプFF₃₂，FF₃₅と
NORゲート２２ｂとからなるパルス整形回路２
２Ｍにより整形され、クロツクパルスφcl₁₂に同
期した信号となり、微分信号Ｍ↑となりM₀スイ
ツチ入力制御回路２３をセツトする。ノイズ防止
回路３２によるM₀信号の巾の拡大は、拡大中の
M₀信号により延長されるだけで、前縁で作成さ
れる微分立上り微分信号には影響を与えない。

従つて、フリツプフロツプFF₃₇，FF₃₈の出力
信号Q₃₇，Q₃₈と、計数内容判別回路２６の出力
信号QcとからＵ，Ｖなる制御信号が作成され
る。

即ち、Q₃₇＝S₁・ Q₃₈＝M₁ Ｕ＝S₁・Qc＋M₁・Qc Ｖ＝S₁・Ｒ・M₁ となり、Ｕは早送り、すなわち０〜29秒のS₀入
力、又は30〜59秒のM₀入力信号で、機械的計時
系の保持時刻MC₁を早送りする信号である。同じ
信号で電気的計時装置の保持時刻EC₂も早送りす
る。

従つてＵ＝０の論理値はEC₂を１Hz送りするこ
とになる。またＶは機械的計時系の保持時刻MC₁
を１Hzで送る信号で、Ｖ＝１の論理値において、
電気的計時装置の保持時刻EC₂から記憶計数回路
の記憶計数内容EC₃への読込みクロツクパルスが
作成され、MC₁を送る信号をＰ_Mc、EC₂を送る信
号をＰ_Ec、P₁を１Hz、P₃₂を32Hzの信号として式
で表わすと、 Ｐ_Mc＝P₁・Ｖ＋P₃₂・Ｕ Ｐ_Ec＝P₁・Ｕ＋P₃₂・Ｕ となり、EC₃＝EC₂が検出されるとDET信号でS₀
スイツチ入力制御回路２３Ｓ、M₀スイツチ入力
回路２３Ｍがリセツトされ、修正或は同期の動作
が完了する。

なお、第２図における回路に記される記号Q₁
……Q₃₈はフリツプフロツプFF₁……FF₃₈の出力
信号、P₁は１Hz信号、P₃₂は32Hz信号、φcl₁₂はク
ロツクパルス信号SE₁，SE₂はセツト指令回路の
出力信号、DETは一致検出回路の出力信号、Ｒ
はリセツト信号、Ｓはセツト信号、Ｕ，Ｖは機械
的及電気的計時系に１Hz又は32Hzの信号の伝送を
制御する信号、Ｐ_Mcは機械的計時系への駆制御信
号、Ｐ_Ecは電気的計時系の駆動制御信号、Ｑ_cは
電気的計時系の計数内容判別回路２６の出力信
号、Ｓ↑，Ｍ↑は夫々パルス整形回路２２Ｓ，２
２Ｍの出力信号、M₁はM₀スイツチ入力制御回路
２３Ｍの出力信号を夫々記号で表わしたものでそ
のタイムチヤートを第３図〜第７図に示す。

本構成につれば、少く共時間遅れの修正に対し
ては１秒以内でしかも１回で修正及び同期化がな
され、又同期化と修正が同一の演算機構を利用し
て行なわれ、さらに制御系の発振も生じない。そ
の代りに電気的な計時記憶機構を必要とする。又
機械的計時系からはMC₁＝０なる信号ただ１で、
しかも１回だけで充分である。むろん連続的使用
も可能である。

このように本発明によれば、湿度が大巾に変化
した場合でも、基準信号発生源からの基準信号の
周波数は一定に維持されるので、時計としての高
い信頼性が得られる。

【図面の簡単な説明】

第１図は本発明による電気時計の基本構成を示
すブロツク図、第２図は第１図の一実施例を示す
回路図、第３図〜第７図は第２図の各部のタイム
チヤートを示し、第３図はＲスイツチ操作時のタ
イムチヤート、第４図は０≦Ｅ・C₂＜30の時に
S₀スイツチを操作した場合のタイムチヤート、第
５図は30≦EC₂＜60の時にS₀スイツチを操作した
場合のタイムチヤート、第６図は０≦EC₂＜30の
時にスイツチを操作した場合のタイムチヤート、
第７図は、30≦EC₂＜60の時にM₀スイツチを操
作した場合のタイムチヤートである。 １１……基準信号発生源、１２……分周回路、
１３……周波数調整装置、１４……電気的計時装
置、１５……機械的計時装置、１７……操作機
構、１８……電気的制御装置。

Claims (1)

1. 【特許請求の範囲】 １ 基準信号発生源の出力信号を分周して計時単
   位信号を作成する手段と該計時信号に基ずいて時
   刻を計数し表示を行う時刻表示手段とを備えた電
   気時計に於て、上記基準信号発生源は水晶振動子
   と発振用インバータを該水晶振動子と発振用イン
   バータとの間に挿入された交流結合コンデンサと
   該発振用インバータの出力端および入力端間に挿
   入された直流バイアス高抵抗を備えた水晶発振器
   から構成され、前記発振用インバータと結合コン
   デンサーとを一体の絶縁物でおゝつたことを特徴
   とする電気時計。 ２ 特許請求の範囲第１項記載の電気時計に於て
   発振用インバータと結合コンデンサを同一チツプ
   内に集積回路化したことを特徴とする電気時計。