JPS61209360A - 速度検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、回転軸に取り付けられたパルスジェネレータ
の出力パルス列周期の逆数から回転速度を検出する装置
に関し、特に低速度領域においても連続的に精度の良い
速度検出を行ない得る装置に関するものである。

〔発明の概要〕

本発明は、パルスジェネレータの出力パルスから回転速
度を検出する装置において、基準クロックを計数するこ
とにより求めたパルスジェネレータのパルス周期の今回
値がその前回値より大きくなった時点で、その今回値を
用いて速度の演算処理を開始させることにより、演算結
果が段階的に変化することを防止するものである。

〔従来の技術〕

従来、サーボモータを駆動制御するには、その回転軸に
、所定回転毎にパルスを発生させることにより回転位置
を検出するパルスジェネレータ（以１１ＰＧと略す）と
、直流発電機の発生電圧により速度を検出するタコジェ
ネレータ（ＩＸＩＴＧと略す）とを取り付け、それぞれ
フィードバックループを別個に構成する必要があったが
、小型化するため、ＰＧの出力パルスから速度を演算し
て求めることによって、ＴＧを省略したものも知られて
いる。

ＰＧの出力パルスから速度を演算する方法として、一定
サンプリング周期毎にＰＧから出力されるパルス数を計
数するものが知られているが、低速時はパルス周期が長
くなるため、精度よく速度を検出することができない（
これについては例えば、特開昭５４−２４０７６に詳し
い）。

そのため、例えばＮＣ工作機等のサーボシステムのよう
に高精度を要求されるシステムにおいては、実用される
に至っていない。

この問題点を解決するものとして、ＰＧから出力される
パルス周期を基準クロックパルス数を計数し、あらかじ
めこの周期に対応する逆数または速度を記憶装置に記憶
しておき、その値を読出すものが知られている。（例え
ば、特開昭５４−１３０１７０、特開昭５８−１８７８
７０、特開昭５９−１６０７６６などがある。） ところが、これらは次に示す問題点がある。

■ＰＧの１回転あたりの出力パルス数にあわせた周期／
逆数対応テーブルを作成しなければならず、面倒である
。

■周期／逆数対応テーブルをＲＯＭ　（Ｐ−ＲＯＭ）に
て構成するので、回路全体をセミカスタムＬＳＩ化する
ことができず、装置を小型化しにくい。

■高速から低速へ減速していく時は、ＰＧのパルス周期
が当然長くなっていくが、パルスが実際に入力するまで
対応しないので、データのサンプリングが連続的に行な
えず、速度データの変化が急におこり、低速時の即応性
が満足されない。

（発明が解決しようとする同列点） 以上述べた問題点のうち、■の問題点を解決するものと
して、特開昭５９−２２５３５４、特開昭５９−２２５
３５５、特開昭５９−２２５３５６が提案されているが
、そのいずれも、ハードウェアの極端な増加をまねくと
いう欠点があり、しかも■、■の問題点は解決されてい
ない。

本発明は、以上述べた■〜■の同列点を解決することを
目的とするものである。

〔問題点を解決するための手段〕

上記問題点を解決するため、本発明では、ＰＧの出力パ
ルス（Ａ、８２相のインクリメンタル出力）を所定回転
毎のパルスに変換する波形変換部が出力するパルスの周
期内に発される基準りＯツクを計数し、所定の定数をそ
の計数値で除算することにより速度を算出するものにお
いて、レジスタと、比較器と、シーケンス処理部を設け
、カウンタの計数値と、レジスタの値を比較し、カウン
タの計数値が大きい場合に、このカウンタの計数値をレ
ジスタに転送するとともに、その値で除算を行なわせる
ようにするものである。

〔作用〕

このような構成により、第２図に示すように、周期Ｔ１
にてＰＧからパルスが出力されていたとして、ある時点
から速度が落ちて、周期Ｔ２になったとき、パルスＰｓ
２の入力を待たず、前回周期Ｔ１から予想されるパルス
Ｐｓ１の時点で、速度演算が開始されるので、算出速度
は従来（点線部Ｖｂ）のようにパルスＰｓ２の時点で急
落することなく、実線部Ｖａに示すように漸次低下する
。

〔実施例〕

以下、本発明の具体的実施例を第１図に示して説明する
。

基準クロック発生器１は、基準クロックＣＰを定期的に
発生している。

波形変換部２は、ＰＧ３の出力パルスであるＡ。

Ｂ２相のインクリメンタルパルスを所定回転角毎のパル
スＰｓに変換して後段へ出力する。

カウンタ４は、そのパルスＰｓを受付けてから、シーケ
ンス処理部７からクリア信号Ｃしを受付けるまで、基準
クロックＣＰをカウントする。

比較器５は、カウンタ４の値と、レジスタ６の値を、基
準クロックＣＰを受付けるたびに比較して、カウンタ４
の値がレジスタ６の値よりも大きいか同じになった時に
信号へをシーケンス処理部７に発する。

シーケンス処理部７は、パルスｐｓを受付けることによ
って起動しており、前記信号Ａを入力すると、カウンタ
４の値Ｔをレジスタ６と、除算器８へ転送させて、カウ
ンタ４をクリア信号ＯＬによりクリアする。

除算器８は、定数器９に設定されている定数Ｎを分子、
前記信号へによって転送されたカウンタ４の値Ｔを分母
として、基準クロックＣＰを受付けるたびに除算を行な
い、その結果を出力する。

ただし、前記信＠Ａによってカウンタ４の１ｉｌＴが転
送されてこないときは、前回値で除算を行なう。

このフローを示したのが第３図であり、Ｃはカウンタ４
の値、Ｒはレジスタ６の値、王は除算器８の分母である
。

このフローによる速度演算算出例を第２図に示して説明
する。

わかりやすくするため、この例では、Ｎ−１６として、
速度Ｖ−１６／Ｔとしているが、実際は、速度Ｖは次の
式で求まることは公知である。

Ｖ−＝６０−−　　　（ｒｏｍ） ■・ΔＣＰ ただし、 ΔＣ：基準クロックの周期、 Ｐ：ＰＧ１回転あたりのパルスｐｓの発生数。

よって、いままで説明した定数Ｎは、次式で定められる
数である。

Ｏ ΔＣ＝Ｐ さて、クロックＣＰＺをカウントした時点で、シーケン
ス処理部７によってカウンタ４の値がレジスタ６にスト
アされるが、前回Ｐｓ同周期同一であれば、前回値と同
一の値が除算器８に与えられることになるので、表面的
には何ら変化を生じない。

しかし、Ｐｓ周期が前回より長くなると、その時点のり
ＯツクパルスＣＰＸを受付けたときから、逐次そのカウ
ント値が除算器８に与えられるので、算出速度Ｖは、な
めらかに低下して行く。

〔発明の効果〕 以上述べたように、本発明によれば、簡単な装置で、低
速時（特に減速時）においても、連続的に高精度の速度
検出が可能となる。

また、従来のように、ＲＯＭを使用しないので、セミカ
スタムＬＳＩ化が可能となり、装置を極めて小型に構成
できる。

これをもって、本発明は、ＮＧ工作機等のサーボシステ
ムにおいて、ＴＧ等のアナログ検出器を必要としない完
全デジタル式を実用に耐え得るようにするものであり、
その効果は極めて大なるものである。

【図面の簡単な説明】

第１図は本発明の具体的実施例、第２図は本発明の速度
検出例と従来のそれを比較して示１図、第３図は本発明
のフローチャートである。 ４・・・カウンタ　　５・・・比較器 ６・・・レジカタ　　７・・・シーケンス処理部８・・
・除算器 手続補正書く自発） 昭和６０年　４月２４日 昭和６０年　特許願　第５１３７６号 ２、発明の名称 速度検出装置 ４゜補正の対象 第２図 ５、補正の内容

Claims (1)

1. 【特許請求の範囲】 （ａ）基準クロックを発生する基準クロック発生器と、 （ｂ）パルスジェネレータの出力パルスを所定回転毎の
   パルスに変換する波形変換部と、 （ｃ）前記波形変換部が出力するパルスを受付けてから
   次のパルスを受付けるまでの期間に発される基準クロッ
   クを計数するカウンタと、 （ｄ）レジスタと、 （ｅ）前記カウンタの計数値と、前記レジスタが保持す
   る値を比較する比較器と、 （ｆ）所定の定数を設定する定数器と、 （ｇ）前記定数器で設定された定数を、転送されてきた
   データで除算することにより速度データを算出する除算
   器と、 （ｈ）前記比較器での比較の結果、前記カウンタの計数
   値が大きい場合に、そのカウンタのデータを前記レジス
   タ及び、前記除算器に転送して、前記カウンタの計数値
   をクリアするシーケンス処理部、 を備えたことを特徴とする速度検出装置。