JPS6121546A - 共通メモリのエラ−検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は共通バスを介して、複数の装置がアクセスする
共通メモリのエラー検出に関するものである。

（従来の技術） 従来、共通・ぐスを介して複数の装置がアクセス可能な
共通／モリは一般に第２図の様な構成で用いられている
。共通メモリ１は共通バス２を介して装置６−１〜６−
ｎに接続されており、共通メモリ１に対するアクセスは
バス制御部３に対して各装置がバス使用要求信号４を送
出し、バス使用許可信号５を受は取った装置がアクセス
可能となる。

共通バス２には、共通メモリ１をアクセスするのに必要
な信号線はすべて含まれている。（例ニアドレス、デー
タ等）装置６−１〜６−ｎは通常プロセッサやＤＭＡ装
置が考えられる。が共通メモリをアクセスするものであ
ればこれに限定されるものでない。第３図は、ある装置
が共通メモリ１をアクセスした場合の動作タイムチャー
トを示す。第３図のメモリリクエスト信号３は共通メモ
リ１に対する起動信号でｓｂこの信号の立上シで共通メ
モリ１内の図示せぬ制御回路が起動され、この信号の論
理１の間に装置へのデータの書込み、あるいは装置から
のデータの読出し動作を行ない、共通°メモリ１からの
メモリアクセスエンド信号４を受０として１つのメモリ
サイクルが終結する。なお第３図（１）　、　＜２）は
前記バス使用要求信号、バス使用許可信号であシメモリ
リクエスト信号３送出前に・バス使用要求を行い、バス
使用許可が与えられていることを示している。

また、メモリリクエスト信号３は、共通メモリ１に対す
る共通バス２内のアクセス（（必要な信号線の有効信号
としても用いられておりメモリリクエスト信号３が論理
０となるとその信号線も無効となる。

（発明が解決しようとする問題） このような構成においてメモリリクエスト信号３が論理
１である時間Ｔｏは、共通メモリ１内の図示せぬメモリ
素子にデータを書込んだシ、読出したシする必要最小時
間をＴｍｊｎとすると、メモリ素子のデータを保証する
には少くとも下記（１）式の関係を満足していなければ
ならない。

Ｔｏ≧Ｔｍｊｎ　　・・・・・・・・（１）しかし第４
図で示す様に共通メモリ１のアクセス元の装置に障害が
発生し下記（２）式の関係の１１時間で Ｔｌ＜Ｔｒｒｌｉｎ・・・・・・・・（２）メモリリク
エスト信号３が終結した場合、あるいは第５図の様に、
バス制御部３に障害が発生しバス使用許可信号５が中断
し下記（３）式の関係の１２時間で Ｔ２（Ｔｍｉｎ・・・・・・・・・（３）メモリリクエ
スト信号３が終結した場合いずれもメモリリクエスト信
号３がＴｍ１ｎよシ小さい為この時にメモリ素子に書込
まれたデータの保証がない°。

また、読出しの場合でも読出しデータの保償される以前
にメモリサイクルが終結している。

この様な場合データの正当性をチェックする手段として
従来よシ冗長ビットを付加してデータを記憶し読み出し
時にこれを検査し誤シを検出するパリティチェック方式 あるいはハミングの符号系を用いたＥｒｒｏｒＣｈｅｃ
ｋｉｎｇ　ａｎｄ　ＣｏｒｒｅｃＮｏｎ　（以下ＥＣＣ
と略す）７５式がある。しかしこれらの方式は−ずれも
データのエラーの検出が読み出し時であるので、書込み
時の障害がその番地を読み出すまで発見されず障害の早
期発見が困難であった。

また、複数の装置が共通メモリ１をアクセスするという
共通メモリの性格上、メモリ上の同一番地に対してデー
タを書込んだ装置とこれを読み出した装置が異なる場合
も多く、時間的にも経過した後なので複数の装置から障
害装置を探索するのが困難であるという欠点があった。

この発明の目的は、共通メモリに対してアクセスした際
に発生した異常メモリサイクルを検出し、障害の原因と
なった装置の探索を容易とする共通メモリエラー検出方
式を提供することである。

（問題点を解決するだめの手段） この発明の要点は、共通メモリ上にメモリアクセス時間
がメモリ内容を保証できない様な短い場合を検出する検
出回路を設け、この検出信号でバス制御部から出力され
るバス使用許可信号をランチする障害装置番号記憶部と
この記憶部の内容を表示する表示装置を設けたことにあ
る。

（作用） 本発明は以上の構成によってメモＩＪ　ＩＪクエスト信
号の立上シ、立下シの検出を行ってあらかじめ定めた時
間を満しているか否かの信号を得、データ誤シの原因と
なるメモリサイクルの異常を検出するとともにこの時の
アクセス装置の把握が行えるもので、これによって、前
記問題点を除去出来るのである。

（実施例） 第１図は本発明による実施例を示すブロック図であり、
図中、前記第２図と同一番号のものは同一のものである
。

これに共通メモリ１内にエラー検出部７とバス制御部３
よシ現在共通バス２を使用している装置番号すなわち装
置６−１なら１装置６−２なら２装置６−ｎならｎとい
う番号をエンコードした共通バス使用装置番号コード信
号８がエラー検出部７に接続されている。共通バス使用
装置番号コード信号８は本数をｍとし装置台数をｎとす
ると２ｍ≧ｎ　・・・・・・・・・（４） の関係がある。

第６図はエラー検出部７の詳細ブロック図であシ入力ａ
にメモリリクエスト信号が接続され、立上シ微分検出部
９立下シ微分検出部１１に入力されている。立上り微分
検出部９の出力すはカウンタ１０のスタート信号となシ
、これが入力されるとＴｍｌｎ間カウンタ１０の出力ｄ
が論理１となる。

さらに出力ｄは、立下シ微分検出部１１の出力ＣとＡＮ
Ｄ素子１２に入力され出力ｅとなってラッチ回路１３に
接続され出力ｆが障害装置番号記憶部１４の障害装置番
号コードサンプル信号となっている。さらに障害装置番
号は表示装置１５に表示される。

第７図はエラー検出部７の動作を示すタイムチャートで
あシ図中の（ａ）〜（ｇ）は第６図の同一の名称のタイ
ミングを示している。入力ａに第４図と同様にアクセス
元に障害が発生したことによりＴ１時間後（Ｔ　１　（
Ｔｍ１ｎ）にサイクルが中断した場合を考える。出力す
に立上り微分が出力されカウンタ１０を起動する。出力
ｄには、スタート信号入力後Ｔｍ１ｎ期間論理１が出力
される。出力ｄが論理１の間に立下シ微分検出部１１に
て立下りを検出すると出力Ｃに出力されＡＮＤ素子１２
にて論理積がとられる。この出力ｅをラッチ回路１３’
Ｃ入力し障害の原因である１回目のエラー検出だンブを
有効とする様にラッチ回路１３にて出力ｆを論理１に保
持する。障害装置番号記憶部１４は出力ｆの立上シ時に
共通メモリ１をアクセスしていた装置番号を記憶するの
でそれ以後発生したエラーについてはラッチ回路１３で
無視され記憶されず１回目のエラーが書換えられずに保
持される。さらに記憶された装置番号は表示装置１５に
て表示される。

なお、第６図はあくまでも本発明の一実施例に過ぎず共
通メモリをアクセスする際のメモリサイクルがデータを
保償されるだけのＴｍ１ｎ以下になったことを検出でき
るものであればどのようなものでもかまわない。また、
上記保証時間が満たされない時に共通バスの使用権を得
ている装置番号を知る為の共通バス使用装置雷害コード
信号８のかわシにバス制御部４３よシ各装置６−！〜６
−ｎの個別に接続されているバス使用許可信号５でもよ
い。

バス使用許可信号５は従来より存在している信号線であ
り、第６図のエラー検出部ｚ内にバス使用許可信号５を
エンコードして共通バス使用装置番号コード信号を得る
ことのできるエンコーダを設けることにより第１の実施
例と同様の効果があシさらにエラー検出部７とバス制御
部３と間の信号線を減らす効果がある。

さらにエラー検出した際、障害装置番号記憶部１４にて
記憶した障害装置にエラーの検出を割込等で通知する事
によシ通知された装置はただちにエラー発生認識し他に
障害発生の波及を押さえる為に動作を停止するなどの対
応措置を取ることが可能となる効果もある。

（発明の効果） この発明は以上説明したように共通メモリに対して後に
データ誤りの原因となるメモリサイクルの異常を検出す
る回路とこの時にアクセスしている装置番号を記憶する
配憶回路を設けたことにより従来の・やりティチェック
方式やＥＣＣ方式で発見することが出来なかった書込み
時の障害を検出でき、さらにアクセス元の装置がわかる
為、装置台数が多くなっても障害探索が容易に行なえる
のでその効果は犬である。

【図面の簡単な説明】

第１図は本発明に係るシステム構成図、第２図は従来の
システム構成図、第３図は第２図においてメモリサイク
ルが正常終了したときのタイムチャート図、第４図、第
５図は各々第′２図においてメモリサイクルが異常終了
したときのタイムチャート図、第６図は本発明に係るエ
ラー検出部の概略ブロック図、第７図は第６図エラー検
出部のタイムチャート図である。 １・・・共通メモリ、２・・・共通バス、３・・・・ぐ
ス制御部、４・・・バス使用要求信号、５・・・・々ス
タート信号、７・・・エラー検出部、８・・・共通バス
使用装置番号コード信号、９・・・立上シ微分検出部、
１ｏ・・・カウンタ、１１・・・立下シ微分検出部、１
２・・・ＡＮＤ素子、ノ３・・・ラッチ回路、１４・・
・障害装置番号記憶部、１５・・・表示装置 特許出願人　沖電気工業株式会社 第３図 第４図 第５図 ＋４）ノｔリア７ヤスエン１゛イ誘−１１−一−−−−
−−−−−−−−−−第６図

Claims (1)

【特許請求の範囲】
1. 共通バスを介して複数の装置がアクセスする共通メモリ
   のエラー検出方式において、共通メモリへのデータ書込
   みまたは共通メモリからのデータ読込み要求を指示する
   メモリリクエスト信号が保証時間を満たしていないこと
   を検出する検出手段と、上記保証時間が満たされないと
   きに共通バスの使用権を得ている装置番号を記憶する記
   憶手段と、表示手段とを有し、共通メモリへのアクセス
   中に上記保証時間が満たされていないことを検出すると
   そのとき共通バスの使用権を得ていた装置を表示手段に
   て認識できるようにしたことを特徴とする共通メモリの
   エラー検出方式。