JPS61220430A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61220430A
JPS61220430A JP60062403A JP6240385A JPS61220430A JP S61220430 A JPS61220430 A JP S61220430A JP 60062403 A JP60062403 A JP 60062403A JP 6240385 A JP6240385 A JP 6240385A JP S61220430 A JPS61220430 A JP S61220430A
Authority
JP
Japan
Prior art keywords
insulator
ion
semiconductor device
junction
oxidizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60062403A
Other languages
English (en)
Other versions
JPH0527965B2 (ja
Inventor
Shuji Kanamori
金森　修二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60062403A priority Critical patent/JPS61220430A/ja
Publication of JPS61220430A publication Critical patent/JPS61220430A/ja
Publication of JPH0527965B2 publication Critical patent/JPH0527965B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明に、％に加速されたイオンによるイオンシリング
法を用いた半導体装置の製造方法に関する。
〔従来の技術〕
半導体装置の製造工程において、ウェットプロセスから
ドライプロセスへと移っていく中で、電極形成工程も、
イオノミリング法が主流になりてきた。特に高周波トラ
ンジスタの様にエミッタ・ベース間距離が約μｍ程度と
いう構造に対する従来のウェットプロセスでは、サイド
エッチ量のコントウールが非常に難しく不安定であった
が、イオンシリング法でに、サイドエッチ量の全んど無
い条件が得られる几めマスクパターン通Ｄｖ寸法工りを
得ることが出来る様になっ友。
〔発明が解決しょうとする問題点〕
上述した、従来のイオンミリング法に、数ＫＶの高電圧
で加速されたイオンが半導体装置主面に当る九め、ｍ２
図の如くシリコンが露出しているスクライブ線領域には
エツチングするイオンが蓄積され、スクライブ線領域工
り半導体基板へＰＮ接合を介して順方向電流が流れ、最
後には許容電流を越えて接合破壊を起こし、このときの
エネルギーにエクスクライブ線領域のシリコンが破壊さ
れるという欠点があった。
〔問題点を解決するための手段〕
本発明は、スクライブ線領域を絶縁物で保護して、電柱
形成のためのイオンミリングを行なうことを特徴とする
特 〔実施例〕 次に本発明について図面を参照して説明する。
第１図に本発明の一実施例の縦断面図である。
絶縁ｉ１７にあけられたスクライブ線上の非酸化性絶縁
物８が形成されている。この絶縁物８はＰベース層２．
スクライブ線領域３が同時に形成された後、新しく形成
された非酸化性絶縁物を写真蝕刻法に工９選択的に形成
される。このとき絶縁物８が酸化性絶縁物だと、絶縁層
７が酸化性のものであるので、エミツタ４形成時にエッ
チオフされるため効果がない。絶縁物８とに例えばシリ
コン窒化膜を用いることができる。
この様に、ＰＮ接合を含むＰ層が基板表面に捲出しない
工うにし友後で、全電極５．６の下地金属膜として、基
板面に一様に被着され友金属膜をイオンミリングで除去
する。
〔発明の効果〕
本発明では、スクライブ線部分が表面に露出しないよう
に非酸化性絶縁物で覆りｔ後でイオンミリングを行うの
で、露出し迄場合に流れるイオン電ｇに当然流れなくな
り、裏って、この電流に基づく接合破壊などは生ぜず、
安定なイオノミリング加工が行なわれる。
【図面の簡単な説明】
第１図は本発明の半導体装置の縦断面図、瀉２図は従来
の半導体装置の縦断面図である。 １、ｌＯ・・・・・・半導体基板、２．２０・・・・・
・ベースｊＩ１％　３，３０・・・・・・スクライブ線
、４．４０・・・・・・エミツタ層、５．５０・・・・
・・エミッタ電極、６．６０・・・・・・ベース電極、
７．７０・・・・・・絶縁物、８・・・・・・非酸化性
絶縁物。

Claims (1)

    【特許請求の範囲】
  1. スクライブ線領域に絶縁膜を形成した後イオンシリンダ
    法により電極パターンを形成することを特徴とする半導
    体装置の製造方法。
JP60062403A 1985-03-27 1985-03-27 半導体装置の製造方法 Granted JPS61220430A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60062403A JPS61220430A (ja) 1985-03-27 1985-03-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60062403A JPS61220430A (ja) 1985-03-27 1985-03-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS61220430A true JPS61220430A (ja) 1986-09-30
JPH0527965B2 JPH0527965B2 (ja) 1993-04-22

Family

ID=13199132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60062403A Granted JPS61220430A (ja) 1985-03-27 1985-03-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61220430A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02114635A (ja) * 1988-10-25 1990-04-26 Mitsubishi Electric Corp 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5629347A (en) * 1979-08-17 1981-03-24 Nec Corp Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5629347A (en) * 1979-08-17 1981-03-24 Nec Corp Manufacture of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02114635A (ja) * 1988-10-25 1990-04-26 Mitsubishi Electric Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0527965B2 (ja) 1993-04-22

Similar Documents

Publication Publication Date Title
GB1219986A (en) Improvements in or relating to the production of semiconductor bodies
US4697201A (en) Power MOS FET with decreased resistance in the conducting state
JPS5599744A (en) Manufacture of semiconductor device
JPS63276230A (ja) 半導体装置の製造方法
JPH02231712A (ja) 半導体装置の製造方法
JPH0527965B2 (ja)
US4939071A (en) Method for forming low resistance, sub-micrometer semiconductor gate structures
JP2817226B2 (ja) 半導体装置の製造方法
JPS5817658A (ja) 半導体装置の製造方法
JPS61281523A (ja) コンタクト形成法
JPS60211944A (ja) 半導体装置の製造方法
JPS60211943A (ja) 半導体装置の製造方法
JPS59100563A (ja) メサ型半導体装置の製造方法
JPS62156874A (ja) Ｍｏｓトランジスタおよびその製造方法
JPH03245536A (ja) 半導体装置の製造方法
JPH0616511B2 (ja) 半導体装置の製造方法
JPS603129A (ja) 半導体装置の製造方法
JPS6481226A (en) Etching method
JPS61125016A (ja) 半導体装置の製造方法
JPS5968972A (ja) ゲ−トタンオフサイリスタ
JPS62238626A (ja) 半導体装置の製造方法
JPS61248547A (ja) 半導体装置の製造方法
UA56001A (uk) Спосіб локальної дифузії алюмінію
JPS61166048A (ja) 半導体装置
JPS62126631A (ja) コンタクト電極の形成方法