JPS603129A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS603129A JPS603129A JP58111359A JP11135983A JPS603129A JP S603129 A JPS603129 A JP S603129A JP 58111359 A JP58111359 A JP 58111359A JP 11135983 A JP11135983 A JP 11135983A JP S603129 A JPS603129 A JP S603129A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- photoresist
- semiconductor device
- semiconductor substrate
- manufacture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかかるもので、更に詳
細に述べるならばガラスによる半導体装置の能動領域の
表面保強の方法に関するものである。
細に述べるならばガラスによる半導体装置の能動領域の
表面保強の方法に関するものである。
高耐圧のサイリスタ、トライアック、ダイオード、トラ
ンジスターなどに於いては、高電圧が印加されるため、
保護膜自身の安定性及び外部に対する電界のしゃへい性
が重要となってくる。この観点から、ガラスは良好な保
訴膜として注目さｉｌ、多くの製品に利用されている。
ンジスターなどに於いては、高電圧が印加されるため、
保護膜自身の安定性及び外部に対する電界のしゃへい性
が重要となってくる。この観点から、ガラスは良好な保
訴膜として注目さｉｌ、多くの製品に利用されている。
しかしながら付着方法、電極の形成方法など工程的にか
なシ複雑となシ管理上及びパターン精度上多くの問題点
を有している。電気泳動法は溶媒、電解質の選択がむず
かしく、沈でん法のような全面につける方法では電極の
形成時のガラスエツチングの必要性がある。ガラスを付
着する方法の一つとしてフォトレジスト液にガラス粉末
を分散したものをスピンナーなどで塗布し、写真食刻技
術を利用してガラスを付着したい部分のみ残し、フォト
レジスト全焼とげした後、ガラスを焼成しガラスのパタ
ーニングを直接行う方法が知られている。これは電気泳
動法のようにガラスによυｍ媒、電解質などと適当なも
のを選択するという必要性もなく、絶縁物の上にも容易
に付着が可能なだけでなく、′爪体の形成のためにガラ
スエツチングを行う必要性もなく、工程上有利なだけで
なく、原理的には比較的細かいパターンにまで利用が可
能な方法である。
なシ複雑となシ管理上及びパターン精度上多くの問題点
を有している。電気泳動法は溶媒、電解質の選択がむず
かしく、沈でん法のような全面につける方法では電極の
形成時のガラスエツチングの必要性がある。ガラスを付
着する方法の一つとしてフォトレジスト液にガラス粉末
を分散したものをスピンナーなどで塗布し、写真食刻技
術を利用してガラスを付着したい部分のみ残し、フォト
レジスト全焼とげした後、ガラスを焼成しガラスのパタ
ーニングを直接行う方法が知られている。これは電気泳
動法のようにガラスによυｍ媒、電解質などと適当なも
のを選択するという必要性もなく、絶縁物の上にも容易
に付着が可能なだけでなく、′爪体の形成のためにガラ
スエツチングを行う必要性もなく、工程上有利なだけで
なく、原理的には比較的細かいパターンにまで利用が可
能な方法である。
しかるに現実には余り使用されていないのは、フォトレ
ジストを現像した時に不要部分のガラスがフォトレジス
トと一緒に除去されず、一部シリコン部分に、特にコー
ナ一部等に残るためである。
ジストを現像した時に不要部分のガラスがフォトレジス
トと一緒に除去されず、一部シリコン部分に、特にコー
ナ一部等に残るためである。
ガラスが残ると電極面積の確保上問題が生じる。
又組立に際してもガラスが一部残った上にボンディング
を行うことになるため、ボンディングはがし、ヘレット
割れなどの問題が生じる。ガラス残りを防ぐためには例
えばスプレー現１家のような手段を採用しスプレーのノ
ズル圧を上げればガラス残シはなくなるが一部しシスト
膜のハガレが生じ生産ラインへの適用は今−歩というと
ころである。
を行うことになるため、ボンディングはがし、ヘレット
割れなどの問題が生じる。ガラス残りを防ぐためには例
えばスプレー現１家のような手段を採用しスプレーのノ
ズル圧を上げればガラス残シはなくなるが一部しシスト
膜のハガレが生じ生産ラインへの適用は今−歩というと
ころである。
本発明は前記問題を解決する方法を提供するものである
。つまシ、ガラスが残ると不都合な部分をガラスがつき
にくい状態にしておけばよいのである。すなわち、ガラ
スを付着したくない部分（電極、スクライプラインなど
）を７オトレジスト膜でバターニングしたのち、ガラス
粉末入りのフォトレジスト液を塗布し、露光後現像工程
で不要な部分を除去する。この時フォトレジスト面への
ガラスの付着性は悪く現像時に除去されてしまう。
。つまシ、ガラスが残ると不都合な部分をガラスがつき
にくい状態にしておけばよいのである。すなわち、ガラ
スを付着したくない部分（電極、スクライプラインなど
）を７オトレジスト膜でバターニングしたのち、ガラス
粉末入りのフォトレジスト液を塗布し、露光後現像工程
で不要な部分を除去する。この時フォトレジスト面への
ガラスの付着性は悪く現像時に除去されてしまう。
次にフォトレジストを焼とばすか０２プラズマにて除去
する。最悪のケースでわずかにのこったガラス粉末もこ
の工程にて除去さハる。次にガラスの焼成を行うと必要
部分のみにガラスが付着した半導体ウェハーが出来る。
する。最悪のケースでわずかにのこったガラス粉末もこ
の工程にて除去さハる。次にガラスの焼成を行うと必要
部分のみにガラスが付着した半導体ウェハーが出来る。
次に本発明を実施例にもとづきよシ詳細にのべる。
第１図はＮ型シリコン基板１の裏面にＰ型拡散領域３、
表面にＰ型拡散領域４とＮ型拡散領域５、基板１を貫通
するＰ型絶縁拡散領域２をそれぞれ拡散形成したプレー
ナー型のサイリスターの縦断時に形成されているＳ ｉ
Ｏｚ膜を除去する。次に、第２図に示すように、スピ
ンナーにて例えばＯＭＲ−８３，１５０ＣＩ）を塗布し
ゲート、カソード部、スクライブ線に対応する部分に写
真食刻技術によシレジス）６．７．８をそれぞれ残す。
表面にＰ型拡散領域４とＮ型拡散領域５、基板１を貫通
するＰ型絶縁拡散領域２をそれぞれ拡散形成したプレー
ナー型のサイリスターの縦断時に形成されているＳ ｉ
Ｏｚ膜を除去する。次に、第２図に示すように、スピ
ンナーにて例えばＯＭＲ−８３，１５０ＣＩ）を塗布し
ゲート、カソード部、スクライブ線に対応する部分に写
真食刻技術によシレジス）６．７．８をそれぞれ残す。
次に、第３図に示すように、例えば粒子が１０μ未満の
鉛系ガラス粉末をまぜたＷａｙｃｏａｔ ４５０ ＣＰ
（９）をスピンナーにて塗布する。油焼後マスク露光
を行い現像を行う。次に、第４図に示すように、５００
ＣでＮ２ガス次に０２ガスでフォトレジストを焼とばす
。この段階で必要部分にのみガラス粉末が付着した状態
となっている。次に、第５図に示すように、ガラスに適
した貌成条注でガラスの焼成を行うことにより粉末を焼
成融合させてガラス１０とする。この時レジスト６．７
．８はなくなる。
鉛系ガラス粉末をまぜたＷａｙｃｏａｔ ４５０ ＣＰ
（９）をスピンナーにて塗布する。油焼後マスク露光
を行い現像を行う。次に、第４図に示すように、５００
ＣでＮ２ガス次に０２ガスでフォトレジストを焼とばす
。この段階で必要部分にのみガラス粉末が付着した状態
となっている。次に、第５図に示すように、ガラスに適
した貌成条注でガラスの焼成を行うことにより粉末を焼
成融合させてガラス１０とする。この時レジスト６．７
．８はなくなる。
その後、第６図に示すように、電極の形成（１１゜１２
．１３）を行う。次にスクライプ線上をレーザー光又は
ダイシングリ−により切断工事を行うことによシ個別の
ペレットに分離する。
．１３）を行う。次にスクライプ線上をレーザー光又は
ダイシングリ−により切断工事を行うことによシ個別の
ペレットに分離する。
本方法によればガラスエッチを行う必要もなく、細かい
パターンのものまでガラスで表面保詐が出来る。本発明
はプレーナーだけでなくメサ形状、モート形状のものに
も適用可能である。父、両面にガラス保詳膜を形成する
ものにも適用できる。
パターンのものまでガラスで表面保詐が出来る。本発明
はプレーナーだけでなくメサ形状、モート形状のものに
も適用可能である。父、両面にガラス保詳膜を形成する
ものにも適用できる。
実施例はシリコンに直接ガラスを付着させた例について
説明したが８ ｉ ０２上にガラスを付着する場合も同
様に行える。例えば必要部分のＳ ｉｏ ２を前もって
除去したのちフォトレジストにて保愚すねば同様の方法
で製造できる。
説明したが８ ｉ ０２上にガラスを付着する場合も同
様に行える。例えば必要部分のＳ ｉｏ ２を前もって
除去したのちフォトレジストにて保愚すねば同様の方法
で製造できる。
第１図は拡散済シリコンウェハーの縦断面図、第２図〜
第６図は本発明の製造工程を説明するだめの各工程での
ウェハー縦断面図である。図面に於いて１はＮ型シリコ
ン基板、２はＰ型の絶縁拡散領域、３．４はＰ型拡散領
域、５はＮ型拡散領域、６はゲート電極に対応したフォ
トレジスタパターン、７はカソード電極に対応したフォ
トレジスタパターン、８はスクライブ線に対応したレジ
ストパターン、９はガラス粉末入りフォトレジスト膜、
１０はガラス被膜、１１はカソード電４へ、１２はゲー
ト電極、１３はアノード成極、１４はスクライブ線であ
る。
第６図は本発明の製造工程を説明するだめの各工程での
ウェハー縦断面図である。図面に於いて１はＮ型シリコ
ン基板、２はＰ型の絶縁拡散領域、３．４はＰ型拡散領
域、５はＮ型拡散領域、６はゲート電極に対応したフォ
トレジスタパターン、７はカソード電極に対応したフォ
トレジスタパターン、８はスクライブ線に対応したレジ
ストパターン、９はガラス粉末入りフォトレジスト膜、
１０はガラス被膜、１１はカソード電４へ、１２はゲー
ト電極、１３はアノード成極、１４はスクライブ線であ
る。
Claims (1)
- ガラスを付着させたくない半導体基板上の領域にフォト
レジスト膜にてパターン付けを行う工程と、前記半導体
基板の表面全体にガラス粉末の分散したフォトレジスタ
液を塗布する工程と、ガラスを付着したくない領域のガ
ラス分散レジスト膜を除去する工程と、上記半導体基板
のフォトレジスト成分を焼とばし、ガラスの焼成をする
工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58111359A JPS603129A (ja) | 1983-06-21 | 1983-06-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58111359A JPS603129A (ja) | 1983-06-21 | 1983-06-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS603129A true JPS603129A (ja) | 1985-01-09 |
Family
ID=14559195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58111359A Pending JPS603129A (ja) | 1983-06-21 | 1983-06-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603129A (ja) |
-
1983
- 1983-06-21 JP JP58111359A patent/JPS603129A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3412456A (en) | Production method of semiconductor devices | |
| JPS603129A (ja) | 半導体装置の製造方法 | |
| JPS63276230A (ja) | 半導体装置の製造方法 | |
| US4067100A (en) | Method of making a semiconductor device | |
| JPH02231783A (ja) | 半導体レーザおよびその製造方法 | |
| JPS6142144A (ja) | 半導体装置の製造方法 | |
| JPH0130295B2 (ja) | ||
| JPS5632735A (en) | Manufacture of mesa type semiconductor device | |
| JPH0685056A (ja) | メサ型半導体装置の製法 | |
| JPS61216375A (ja) | 半導体発光装置の製造方法 | |
| JPH01108726A (ja) | 半導体装置の製造方法 | |
| JPH0265155A (ja) | 半導体装置の製造方法 | |
| KR0156101B1 (ko) | Psg 콘택트 마스크를 이용한 콘택트부위 식각방법 | |
| JPS5555547A (en) | Method of forming electrode and wiring layer of semiconductor device | |
| JPS63312645A (ja) | 半導体装置の製造方法 | |
| JPS5567140A (en) | Method for manufacturing semiconductor device | |
| JPS61220430A (ja) | 半導体装置の製造方法 | |
| JPS62115832A (ja) | 半導体装置のメサ溝形成方法 | |
| JPH01214026A (ja) | メサ構造のエッチング方法 | |
| JPS595631A (ja) | メサ型半導体装置及びその製造方法 | |
| JPH0220043A (ja) | 半導体装置の製造方法 | |
| JPS59213136A (ja) | メサ型半導体装置 | |
| JPS58145136A (ja) | 半導体装置の製造方法 | |
| JPS6148795B2 (ja) | ||
| JPS54148481A (en) | Manufacture of semiconductor device |