JPS61222158A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61222158A JPS61222158A JP60051315A JP5131585A JPS61222158A JP S61222158 A JPS61222158 A JP S61222158A JP 60051315 A JP60051315 A JP 60051315A JP 5131585 A JP5131585 A JP 5131585A JP S61222158 A JPS61222158 A JP S61222158A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- silicon film
- thin
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体装置（半導体集積回路：シリコンゲー）
ＭＯＳダイナミックメモリ集積回路等）の製造方法に関
する。
ＭＯＳダイナミックメモリ集積回路等）の製造方法に関
する。
〈発明の概要〉
本発明の、半導体装置の製造方法は、以下のａ）乃至ｅ
）の工程から成ることを特徴とするものである。
）の工程から成ることを特徴とするものである。
ａ）半導体基板上にゲート酸化膜、窒化膜を重ねて二層
絶縁膜を形成し、更に、この二層絶縁膜上に第１の多結
晶シリコン膜を形成する工程。
絶縁膜を形成し、更に、この二層絶縁膜上に第１の多結
晶シリコン膜を形成する工程。
ｂ）前記第１の多結晶シリコン膜を所定の形状にパター
ニングする工程。
ニングする工程。
Ｃ）前記窒化膜を過度にエツチングした後に、前起生導
体基板上全面に前記第１の多結晶シリコン膜よりも薄い
多結晶シリコン膜を堆積する工程。
体基板上全面に前記第１の多結晶シリコン膜よりも薄い
多結晶シリコン膜を堆積する工程。
ｄ）前記薄い多結晶シリコン膜をその膜厚弁だけ異方性
エツチングし、前記窒化膜の側面部だけに該薄い多結晶
シリコン膜を残存させる工程。
エツチングし、前記窒化膜の側面部だけに該薄い多結晶
シリコン膜を残存させる工程。
ｅ）該窒化膜側面部の薄い多結晶シリコン膜及び前記第
１の多結晶シリコン膜の表面層を酸化した後、全面に第
２の多結晶シリコン膜を堆積し、この第２の多結晶シリ
コン膜を所定の形状にパターニングする工程。
１の多結晶シリコン膜の表面層を酸化した後、全面に第
２の多結晶シリコン膜を堆積し、この第２の多結晶シリ
コン膜を所定の形状にパターニングする工程。
〈従来の技術〉
まず、従来の方法について説明する。
第２図は従来方法の製造工程図である。
Ｉゲート酸化膜８．窒化膜４を形成し、さらに多結晶シ
リコン膜５を形成し、通常の写真食刻技術を用いて、所
望のパターンが形成されるように感光性樹脂６を残置さ
せる。
リコン膜５を形成し、通常の写真食刻技術を用いて、所
望のパターンが形成されるように感光性樹脂６を残置さ
せる。
次に第２図（ｂ）に示すように、パターニングされた感
光性樹脂６をマスクに前記多結晶シリコン膜５、窒化膜
４．第１ゲート酸化膜３を順次エツチングした後、第２
図（ｅ）に示す様に、前記半導体基板ｌを熱酸化するこ
とにより層間絶縁酸化膜７を形成する。
光性樹脂６をマスクに前記多結晶シリコン膜５、窒化膜
４．第１ゲート酸化膜３を順次エツチングした後、第２
図（ｅ）に示す様に、前記半導体基板ｌを熱酸化するこ
とにより層間絶縁酸化膜７を形成する。
次に、第２図（ｄ）に示すように、第２の多結晶シリコ
ン膜８を被着する。
ン膜８を被着する。
最後に、第２図（ｅ）に示すように、通常の写真食刻技
術を用い、第２の多結晶シリコン膜８を所定の形状にパ
ターニングする。
術を用い、第２の多結晶シリコン膜８を所定の形状にパ
ターニングする。
〈発明が解決しようとする問題点〉
上記従来法によれば、第２図（ｅ）に９として示される
個所、すなわち、窒化膜４の側面に形成される酸化膜７
が局部的に薄くなるために（拡大図を第３図＋１１に示
す）、第１の多結晶シリコン膜５と第２の多結晶シリコ
ン膜８とが、該第２図（ｅ）の９の個所で電気的にシ目
−卜する可能性が高くなり、また、第２の多結晶シリコ
ン膜８を異方性エツチングでパターニングする際、眉間
絶縁酸化膜７が第２ 図（ｅ）の１ｏの部分でひさし状
となっ′Ｃ“るため（拡大図を第８図（２）に示す）、
この部分に第２の多結晶シリコン８がエツチングされず
に残り、第２の多結晶シリコン同士でショートする可能
性が高くなシ、期待される歩留まシが得られないという
欠点を有していた。
個所、すなわち、窒化膜４の側面に形成される酸化膜７
が局部的に薄くなるために（拡大図を第３図＋１１に示
す）、第１の多結晶シリコン膜５と第２の多結晶シリコ
ン膜８とが、該第２図（ｅ）の９の個所で電気的にシ目
−卜する可能性が高くなり、また、第２の多結晶シリコ
ン膜８を異方性エツチングでパターニングする際、眉間
絶縁酸化膜７が第２ 図（ｅ）の１ｏの部分でひさし状
となっ′Ｃ“るため（拡大図を第８図（２）に示す）、
この部分に第２の多結晶シリコン８がエツチングされず
に残り、第２の多結晶シリコン同士でショートする可能
性が高くなシ、期待される歩留まシが得られないという
欠点を有していた。
本発明は従来法に於ける上記問題点を解決することを目
的とするものである。すなわち、本発明は、上記欠点を
取り除き、眉間絶縁耐圧の向上と、第１多結晶シリコン
膜の側面の形状の改善を図ることを可能にする半導体装
置の製造方法を提供するものである。
的とするものである。すなわち、本発明は、上記欠点を
取り除き、眉間絶縁耐圧の向上と、第１多結晶シリコン
膜の側面の形状の改善を図ることを可能にする半導体装
置の製造方法を提供するものである。
〈問題点を解決するた込の手段〉
窒化膜をオーバーエツチングし、その側面部だけを薄い
多結晶シリコン膜で覆い、その後層間絶縁酸化膜を形成
する構成とする。
多結晶シリコン膜で覆い、その後層間絶縁酸化膜を形成
する構成とする。
〈作用〉
上記構成とすることにより、層間絶縁酸化膜の局部的な
膜厚減少を防止することができるので、従来問題点とな
っていた多結晶シリコン膜間の短絡を解消することがで
きるものである。
膜厚減少を防止することができるので、従来問題点とな
っていた多結晶シリコン膜間の短絡を解消することがで
きるものである。
〈実施例〉
以下、実施例に基づいて本発明の詳細な説明する。
第１図は本発明の一実施例の製造工程図である。
まず、半導体基板ｌｌ上にロコス酸化法によりフィール
ド酸化膜１２を形成した後、第１ゲート酸化膜１３．窒
化膜１４を形成し、引き続き化学的気相成長法により厚
さ４０００〜５００ｏλの第１の多結晶シリコン膜１５
を形成し、通常の写真食刻技術により感光性樹脂１６ｉ
所望の形状となるように残置させて、第１図（ａ）に示
される構造を得る。
ド酸化膜１２を形成した後、第１ゲート酸化膜１３．窒
化膜１４を形成し、引き続き化学的気相成長法により厚
さ４０００〜５００ｏλの第１の多結晶シリコン膜１５
を形成し、通常の写真食刻技術により感光性樹脂１６ｉ
所望の形状となるように残置させて、第１図（ａ）に示
される構造を得る。
次に１パターニングされた感光性樹脂１６をマスクに第
１の多結晶シリコン膜１５ｉエツチングし、前記感光性
樹脂１６を除去した後、パターニングされた前記第１の
多結晶シリコン膜１５ｉマスクに前記窒化膜１４ｔ−リ
ン酸系の液で約２００λオーバーエツチングさせて、第
１図（ｂ）に示される構造を得る。
１の多結晶シリコン膜１５ｉエツチングし、前記感光性
樹脂１６を除去した後、パターニングされた前記第１の
多結晶シリコン膜１５ｉマスクに前記窒化膜１４ｔ−リ
ン酸系の液で約２００λオーバーエツチングさせて、第
１図（ｂ）に示される構造を得る。
次に、第１図（ｃ）に示すように、全面に薄い多結晶シ
リコン膜１７ｉ１００〜１００ＯＡ堆積する。
リコン膜１７ｉ１００〜１００ＯＡ堆積する。
次に、異方性エツチングにより、前記薄い多結晶シリコ
ン膜１７をその膜厚分エツチングし、前記窒化膜１４の
側面部だけを薄い多結晶シリコン膜１７で覆い、第１図
（ｄ）の構造を得る。
ン膜１７をその膜厚分エツチングし、前記窒化膜１４の
側面部だけを薄い多結晶シリコン膜１７で覆い、第１図
（ｄ）の構造を得る。
次に、第１のゲート電極形状にパターニングされた第１
の多結晶シリコン膜１５をマスクに、第１の多結晶シリ
コン膜の存在しない部分の第１ゲート酸化膜１３を酸化
膜エツチングにより除去し、第１図（ｅ）の形状を得る
。
の多結晶シリコン膜１５をマスクに、第１の多結晶シリ
コン膜の存在しない部分の第１ゲート酸化膜１３を酸化
膜エツチングにより除去し、第１図（ｅ）の形状を得る
。
次に、半導体基板１１を熱酸化することにより、第１図
（ｆ）に示す如く、眉間絶縁酸化膜１８ｉ形成し、続い
て第２多結晶シリコン膜！９を成長して、第１図（ロ）
）の構造を得る。この第２多結晶シリコン膜１９を所望
の形状にパターニングして第１図（ｈ）の構造を得る。
（ｆ）に示す如く、眉間絶縁酸化膜１８ｉ形成し、続い
て第２多結晶シリコン膜！９を成長して、第１図（ロ）
）の構造を得る。この第２多結晶シリコン膜１９を所望
の形状にパターニングして第１図（ｈ）の構造を得る。
〈発明の効果〉
以上詳細に説明したように、本発明によれば、窒化膜を
オーバーエツチングし、その側面部だけを薄い多結晶シ
リコン膜で覆うことにより、前記層間絶縁酸化膜を形成
する際、従来法に見られた第１の多結晶シリコン膜の側
面下部に於ける局部的な酸化膜厚の減少を防止でき、従
来法の欠点とされていた眉間絶縁酸化膜の絶縁破壊強度
を向上させることができると共に、第２多結晶シリコン
膜の異方性エツチングによるパターニングの際もエツチ
ング残りの発生を防止することができ、第２多結晶シリ
コン膜同士のショートも防止することができるものであ
る。
オーバーエツチングし、その側面部だけを薄い多結晶シ
リコン膜で覆うことにより、前記層間絶縁酸化膜を形成
する際、従来法に見られた第１の多結晶シリコン膜の側
面下部に於ける局部的な酸化膜厚の減少を防止でき、従
来法の欠点とされていた眉間絶縁酸化膜の絶縁破壊強度
を向上させることができると共に、第２多結晶シリコン
膜の異方性エツチングによるパターニングの際もエツチ
ング残りの発生を防止することができ、第２多結晶シリ
コン膜同士のショートも防止することができるものであ
る。
第１図（ａ）乃至（ｈ）は本発明の一実施例の製造工程
図、第２図（ａ）乃至（ｅ）は従来の製造方法の製造工
程図、第３図（１） 、 （２）は第２図（ｅ）の部分
拡大図である。 符号の説明 １：半導体基板、２：フィールド酸化膜、３：第１ゲー
ト酸化膜、４：ゲート窒化膜、５：第１多結晶シリコン
膜、６：感光性樹脂、７：層間絶縁酸化膜、８：第２多
結晶シリコン膜、９：層間絶縁酸化膜の局部的に薄い部
分、１０：第２多結晶シリコン膜のエツチング残り部分
、１１：半導体基板、１２：°フィールド酸化膜、１８
：第１ゲート酸化膜、１４：ゲート窒化膜、１５：第１
多結晶シリコン膜、！６：感光性樹脂、１７：薄い多結
晶シリコン膜、１８二眉間絶縁酸化膜、１９：第２多結
晶シリコン膜。 代理人 弁理士 福 士 愛 彦（他２名）第１図
図、第２図（ａ）乃至（ｅ）は従来の製造方法の製造工
程図、第３図（１） 、 （２）は第２図（ｅ）の部分
拡大図である。 符号の説明 １：半導体基板、２：フィールド酸化膜、３：第１ゲー
ト酸化膜、４：ゲート窒化膜、５：第１多結晶シリコン
膜、６：感光性樹脂、７：層間絶縁酸化膜、８：第２多
結晶シリコン膜、９：層間絶縁酸化膜の局部的に薄い部
分、１０：第２多結晶シリコン膜のエツチング残り部分
、１１：半導体基板、１２：°フィールド酸化膜、１８
：第１ゲート酸化膜、１４：ゲート窒化膜、１５：第１
多結晶シリコン膜、！６：感光性樹脂、１７：薄い多結
晶シリコン膜、１８二眉間絶縁酸化膜、１９：第２多結
晶シリコン膜。 代理人 弁理士 福 士 愛 彦（他２名）第１図
Claims (1)
- 【特許請求の範囲】 １、以下のａ）乃至ｅ）の工程から成ることを特徴とす
る、半導体装置の製造方法。 ａ）半導体基板上にゲート酸化膜、窒化膜を重ねて二層
絶縁膜を形成し、更に、この二層絶縁膜上に第１の多結
晶シリコン膜を形成する工程。 ｂ）前記第１の多結晶シリコン膜を所定の形状にパター
ニングする工程。 ｃ）前記窒化膜を過度にエッチングした後に、前記半導
体基板上全面に前記第１の多結晶シリコン膜よりも薄い
多結晶シリコン膜を堆積する工程。 ｄ）前記薄い多結晶シリコン膜をその膜厚分だけ異方性
エッチングし、前記窒化膜の側面部だけに該薄い多結晶
シリコン膜を残存させる工程。 ｅ）該窒化膜側面部の薄い多結晶シリコン膜及び前記第
１の多結晶シリコン膜の表面層を酸化した後、全面に第
２の多結晶シリコン膜を堆積し、この第２の多結晶シリ
コン膜を所定の形状にパターニングする工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60051315A JPS61222158A (ja) | 1985-03-13 | 1985-03-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60051315A JPS61222158A (ja) | 1985-03-13 | 1985-03-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61222158A true JPS61222158A (ja) | 1986-10-02 |
Family
ID=12883481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60051315A Pending JPS61222158A (ja) | 1985-03-13 | 1985-03-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61222158A (ja) |
-
1985
- 1985-03-13 JP JP60051315A patent/JPS61222158A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6072268A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| JPH0748491B2 (ja) | 集積回路半導体デバイスの製造方法 | |
| JPS61222158A (ja) | 半導体装置の製造方法 | |
| JPH03116968A (ja) | 半導体装置の製造方法 | |
| JPH0897383A (ja) | 半導体装置の製造方法 | |
| JPH0620138B2 (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JPH07321290A (ja) | バイポーラ集積回路装置の製造方法 | |
| JPH0834309B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR100202657B1 (ko) | 트랜지스터의 제조방법 | |
| JPS5933873A (ja) | 半導体素子の製造方法 | |
| JPS61210661A (ja) | 半導体装置の製造方法 | |
| JPH04123458A (ja) | 半導体装置の製造方法 | |
| JPS6297331A (ja) | 半導体装置の製造方法 | |
| JPH0448644A (ja) | 半導体装置の製造方法 | |
| JPH0297057A (ja) | 半導体装置の製造方法 | |
| JPH028451B2 (ja) | ||
| JPS60261132A (ja) | 半導体装置の製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPH08236475A (ja) | コンタクト窓の形成方法 | |
| JPS59155126A (ja) | 半導体装置の製造方法 | |
| JPH0416020B2 (ja) | ||
| JPS6210034B2 (ja) | ||
| JPS61206240A (ja) | 半導体装置の製造方法 | |
| JPH06177374A (ja) | 半導体装置の製造方法 |