JPS61224043A - マイクロコンピユ−タの割込制御回路 - Google Patents
マイクロコンピユ−タの割込制御回路Info
- Publication number
- JPS61224043A JPS61224043A JP60065326A JP6532685A JPS61224043A JP S61224043 A JPS61224043 A JP S61224043A JP 60065326 A JP60065326 A JP 60065326A JP 6532685 A JP6532685 A JP 6532685A JP S61224043 A JPS61224043 A JP S61224043A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- interruption
- control circuit
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータの割込制御回路に関する
。
。
従来、マイクロコンピュータの外部割込制御回路は、ノ
イズによる誤動作を防ぐ為、第２図の様に外部装置ｌか
らの割込み信号５をサンプリング回路２に入力し、この
サンプリング回路２により正規の割込み信号５であると
判別された信号のみが、内部の割込要求信号発生回路３
に伝達寧れていた。
イズによる誤動作を防ぐ為、第２図の様に外部装置ｌか
らの割込み信号５をサンプリング回路２に入力し、この
サンプリング回路２により正規の割込み信号５であると
判別された信号のみが、内部の割込要求信号発生回路３
に伝達寧れていた。
この為、割込信号５が外部回路により波形整形され、ノ
イズの影響を考厘する必要がないシステムに於いては、
このサンプリング回路２によるノイズ除去機能により、
割込に対する応答が遅くなってしまうという欠点があっ
た。
イズの影響を考厘する必要がないシステムに於いては、
このサンプリング回路２によるノイズ除去機能により、
割込に対する応答が遅くなってしまうという欠点があっ
た。
本発明の割込制御回路は、割込み信号を受けるサンプリ
ング回路と、このサンプリング回路の入力端と出力端と
を短絡するかどうかを制御するスイッチ回路とを有し、
ノイズ除去の必要がない場合にはスイッチ回路をオン状
態にし、サンプリング回路を介さずに外部からの割込信
号を直接内部の割込要求信号発生回路へ供給する様にな
っている。
ング回路と、このサンプリング回路の入力端と出力端と
を短絡するかどうかを制御するスイッチ回路とを有し、
ノイズ除去の必要がない場合にはスイッチ回路をオン状
態にし、サンプリング回路を介さずに外部からの割込信
号を直接内部の割込要求信号発生回路へ供給する様にな
っている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例である。スイッチ回路４は一
端がサンプリング回路２０入力端に、他の一端がサンプ
リング回路２の出力端にそれぞれ接続されている。この
様に接続されているため、スイッチ回路４がオン状態の
ときは外部装置１からの割込信号５は、従来回路と同様
にサンプリング回路２によりノイズと正規の信号とに判
別され、正規の割込み信号５のみが内部の割込要求信号
発生回路３に供給される。一方、スイッチ回路４がオン
状態のときは外部からの割込信号はサンプリング回路を
介さずに直接内部の割込要求信号発生回路に供給される
。
端がサンプリング回路２０入力端に、他の一端がサンプ
リング回路２の出力端にそれぞれ接続されている。この
様に接続されているため、スイッチ回路４がオン状態の
ときは外部装置１からの割込信号５は、従来回路と同様
にサンプリング回路２によりノイズと正規の信号とに判
別され、正規の割込み信号５のみが内部の割込要求信号
発生回路３に供給される。一方、スイッチ回路４がオン
状態のときは外部からの割込信号はサンプリング回路を
介さずに直接内部の割込要求信号発生回路に供給される
。
この様に構成されている為、本発明によれば従来の割込
制御回路と同等のノイズ防止機能を有し。
制御回路と同等のノイズ防止機能を有し。
さらに、ノイズ防止機能の必要がない場合には、サンプ
リング回路をスイッチ回路で短絡することにより、外部
割込に対する応答をすみやかに実行させる事ができる。
リング回路をスイッチ回路で短絡することにより、外部
割込に対する応答をすみやかに実行させる事ができる。
第１図は本発明の一実施例を示すブロック図、第２図は
従来の回路例を示すブロック図である。 １・・・・・・外部装置、２・・・・・・サンプリング
回路、３・・・・・・内部の割込信号発生回路、４・・
・・・・スイッチ回路、５・・・・・・割込み信号。
従来の回路例を示すブロック図である。 １・・・・・・外部装置、２・・・・・・サンプリング
回路、３・・・・・・内部の割込信号発生回路、４・・
・・・・スイッチ回路、５・・・・・・割込み信号。
Claims (1)
- 外部割込信号入力端子がサンプリング回路を経て内部の
割込要求信号発生回路に接続され、該サンプリング回路
の入・出力端にスイッチ回路が接続されてこのサンプリ
ング回路の短絡が制御される様に構成されたことを特徴
とするマイクロコンピュータの割込制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60065326A JPS61224043A (ja) | 1985-03-29 | 1985-03-29 | マイクロコンピユ−タの割込制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60065326A JPS61224043A (ja) | 1985-03-29 | 1985-03-29 | マイクロコンピユ−タの割込制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61224043A true JPS61224043A (ja) | 1986-10-04 |
Family
ID=13283676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60065326A Pending JPS61224043A (ja) | 1985-03-29 | 1985-03-29 | マイクロコンピユ−タの割込制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61224043A (ja) |
-
1985
- 1985-03-29 JP JP60065326A patent/JPS61224043A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58123656U (ja) | 電話機 | |
| JPS6327930A (ja) | 割込制御回路 | |
| JPH03252714A (ja) | 電源切断機能付コンピュータ端末装置 | |
| JPS60189037A (ja) | プログラマブルコントロ−ラの特殊ユニツト | |
| JPS5819321U (ja) | 負荷制御装置 | |
| JPS5985130A (ja) | スイツチ入力回路 | |
| JPS6010303U (ja) | 二重系制御装置 | |
| JPH03225484A (ja) | マイクロコンピュータ | |
| JPS6034670U (ja) | コインメカニズムの制御装置 | |
| JPS61182156A (ja) | プログラマブル・インタフエ−ス | |
| JPS6119857U (ja) | 出力ポ−ト制御回路 | |
| JPS5920029A (ja) | センサ−信号取込装置 | |
| JPH0141073B2 (ja) | ||
| JPH0548020U (ja) | システム保護装置 | |
| JPS5947230U (ja) | 限時特性付デジタルリレ− | |
| JPS58190704U (ja) | 多重化制御装置 | |
| JPS5911936B2 (ja) | デ−タツウシンシヨリソウチ | |
| JPS5914426U (ja) | 入力回路 | |
| JPS582050U (ja) | 接続状態検出回路 | |
| JPS62162754U (ja) | ||
| JPS6133103U (ja) | 信号処理装置の入力回路 | |
| JPS594043U (ja) | 出力装置 | |
| JPS5851359U (ja) | 出力回路 | |
| JPS5985088U (ja) | 並列運転インバ−タの電圧制御回路の異常検出装置 | |
| JPS59174643U (ja) | 二重化計算機システム |