JPS6122813B2 - - Google Patents

Info

Publication number
JPS6122813B2
JPS6122813B2 JP2444380A JP2444380A JPS6122813B2 JP S6122813 B2 JPS6122813 B2 JP S6122813B2 JP 2444380 A JP2444380 A JP 2444380A JP 2444380 A JP2444380 A JP 2444380A JP S6122813 B2 JPS6122813 B2 JP S6122813B2
Authority
JP
Japan
Prior art keywords
interrupt
program
key
level
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2444380A
Other languages
English (en)
Other versions
JPS56121146A (en
Inventor
Koichi Mochizuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2444380A priority Critical patent/JPS56121146A/ja
Publication of JPS56121146A publication Critical patent/JPS56121146A/ja
Publication of JPS6122813B2 publication Critical patent/JPS6122813B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Description

【発明の詳細な説明】 本発明は割込み処理を行なうデータ処理装置に
関する。
処理装置例えばデータ処理を取り扱うデータ処
理装置は性能が向上し、定型的な業務の実行中
に、非同期に発生する割込み業務を行なう手段を
備え、システムのスループツトが向上してきた。
しかし、オペレータによる現在実行中の割込み
業務が何であるのか、またいつ解除されて元の業
務に復帰できるか等を知ることができなかつたの
で、データ処理装置の操作性が低下していた。本
発明は上述の点を改良するデータ処理装置を提供
するものである。
本発明は割込みプログラムを駆動する為の割込
みキーと、該割込みキーの押下に応答し該割込み
プログラムの割込みレベルを表示させると共にす
でに実行中の割込みプログラムの割込みレベルを
表示する表示手段と、前記該割込みプログラムの
終了に応じて前記該割込みレベルの表示を消滅す
る手段とを有し、多重割込みプログラムをモニタ
リング可能なデータ処理装置を提供する。
以下図面と共に、本発明による一実施例を説明
する。
第1図は本発明による一実施例のブロツク図で
ある。
同図において、1は本装置全体を制御する処理
装置、2はPS割込みキー3を包含する入力装
置。4は演算結果及び状態を表示する出力装置
で、第2図にその表示面を示すように割込みプロ
グラムのレベルと割込みプログラム名を示す情報
を表示するレベル位置4Aを有する。
5は表示インタフエースで、出力装置4で1度
に表示しうるデータを記憶しうるメモリと該メモ
リの内容を出力装置4に送る制御を行なう制御回
路を有する。上述のレベル位置4Aに表示される
内容も処理装置1によつて上記メモリ内の所定位
置に書き込まれると、表示インタフエース5内の
制御回路によつて出力装置4のレベル位置4Aで
表示される。
6は多重割込み制御ルーチンを記憶した制御メ
モリで、第4図A,Bに示す如き手順が記憶され
ている。
7はユーザプログラム等を記憶したメモリで、
第5図に示す如くメインプログラムa、第1段目
の割込みプログラムb、第2段目の割込みプログ
ラムcを記憶している。それぞれのプログラムに
おいて割込みキー群3のうちキーPS1,PS4,
PS5が上述のそれぞれのプログラムにおいて定
義されている。
8はスタツクメモリで、第3図に示す如くスタ
ツクポインタSP、ローケシヨンスタツクLS、割
込みスタツクISから成る。
9はバスで、データ制御信号等を送る。
以上の構成より成る実施例の作動を説明する。
メモリ7に記憶されたメインプログラムが実行
されているとき、第6図Aに示す如くレベル位置
4Aの表示はブランクとなつている。
今割込み業務が発生すると、例えば割込みキー
群3のキーPS1が押下される。ここで処理装置
1は制御メモリ6の割込み開始制御(第4図A)
を実行する。まずスタツク8はあふれたか、今ス
タツク8に何も入つていなければ、NOとなつて
スタツクポインタSPの内容を+1させ、キーPS
1を識別し、割込みアドレスをロケーシヨンスタ
ツクLSに、キーPS1のデータを割込みスタツク
ISにプシユする。次に割込みスタツクISの内容を
表示する為にデイスプレイインタフエース5に送
る。
次にさらに割込みキーPS1のプログラムを実
行中に割込みキーPS4が操作されると、前述と
同様に制御がなされ、第6図Cの如く表示され
る。
キーPS4のプログラムが終了すると、第4図
Bに示す制御手順が実行され、レベル表示位置4
Aから「4」の表示が消え、キーPS1のプログ
ラムが再開する。
更に第1段目の割込み業務が終了すると、レベ
ル1の「1」が消滅し、メインプログラムに復帰
する。
本発明によれば現在実行中の割込み業務が一目
で識別でき復帰するとどの業務が再開されるのか
予測も可能である。
【図面の簡単な説明】
第1図は本発明による一実施例を示すブロツク
図、第2図は出力装置を示す図、第3図はスタツ
ク8を示す図、第4図A,Bは制御手順を示す
図、第5図はメモリ7内のプログラムを示す図、
第6図A,B,C,D,Eは作動を説明する図。 3……割込みキー群、8……スタツク、6……
制御メモリ。

Claims (1)

    【特許請求の範囲】
  1. 1 割込みプログラムを駆動する為の割込みキー
    と、該割込みキーの押下に応答し該割込みプログ
    ラムの割込みレベルを表示させると共にすでに実
    行中の割込みプログラムの割込みレベルを表示す
    る表示手段と、前記該割込みプログラムの終了に
    応じて前記該割込みレベルの表示を消滅する手段
    とを有し、多重割込みプログラムをモニタリング
    可能なデータ処理装置。
JP2444380A 1980-02-28 1980-02-28 Data processor Granted JPS56121146A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2444380A JPS56121146A (en) 1980-02-28 1980-02-28 Data processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2444380A JPS56121146A (en) 1980-02-28 1980-02-28 Data processor

Publications (2)

Publication Number Publication Date
JPS56121146A JPS56121146A (en) 1981-09-22
JPS6122813B2 true JPS6122813B2 (ja) 1986-06-03

Family

ID=12138274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2444380A Granted JPS56121146A (en) 1980-02-28 1980-02-28 Data processor

Country Status (1)

Country Link
JP (1) JPS56121146A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63108451A (ja) * 1986-10-24 1988-05-13 Sekisui Chem Co Ltd オンラインモニタ−装置

Also Published As

Publication number Publication date
JPS56121146A (en) 1981-09-22

Similar Documents

Publication Publication Date Title
JPH0337202B2 (ja)
JPS6353554B2 (ja)
JPH0585927B2 (ja)
JP2002157061A (ja) マルチビュア表示装置
JPH06295247A (ja) リアルタイム処理実現方法
JP2509936B2 (ja) 出力制御装置
JPS62152032A (ja) 情報処理装置
JPH1011251A (ja) 操作パネル制御方式
JPH0628133A (ja) 情報処理装置およびその操作支援方法
JPH0628134A (ja) 複数データ選択方法とその装置
JPH06242908A (ja) コンピュータ・システム
JPH01244502A (ja) Pcのプログラム表示方式
JPH06259296A (ja) ヒューマン・マシン・インタフェース構築ツール
JP3182621B2 (ja) テスト用プログラムモニタ装置
JP2641992B2 (ja) インタプリータ言語のプログラムリストの表示速度の可変方法
JPH02100119A (ja) 表示装置
JPS6019815B2 (ja) 転送制御方式
JPH05204865A (ja) 複素数計算機能付き電子機器
JPH06266630A (ja) トレース機能付き入出力制御装置
JPH0477944A (ja) 自動送信方式
JPH04359355A (ja) 分散型対話処理システム
JPH10124406A (ja) 入出力制御装置
JPH07248871A (ja) ハードコピー制御方式
JPS60167025A (ja) 情報出力装置
JPH0362238A (ja) ファイル容量決定支援方式