JPS61230424A - 移相器 - Google Patents
移相器Info
- Publication number
- JPS61230424A JPS61230424A JP60073111A JP7311185A JPS61230424A JP S61230424 A JPS61230424 A JP S61230424A JP 60073111 A JP60073111 A JP 60073111A JP 7311185 A JP7311185 A JP 7311185A JP S61230424 A JPS61230424 A JP S61230424A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- output
- input
- phase delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、矩形の入力波に対して所定の可変幅で位相
遅延した矩形の出力波を得る移相器に関するものである
。
遅延した矩形の出力波を得る移相器に関するものである
。
第５図は従来の移相器の第１例を示す構成図である。図
において、１は入力端子、２は出力端子。
において、１は入力端子、２は出力端子。
３は入力端子１と出力端子２とを結ぶケーブルである。
第６図は従来の移相器の第２例を示す構成図である。図
において、１は入力端子、２は出力端子、４は抵抗、５
はコンデンサである。
において、１は入力端子、２は出力端子、４は抵抗、５
はコンデンサである。
次に、上記第５図に示す従来の移相器（第１例）の動作
について説明する。各瑞に入力端子１及び出力痛子２を
有するケーブル３の長さはＬ（ｍ）であるとする。また
、入力端子１及び出力癩子２の各インピーダンスとケー
ブル３のインピーダンスとは整合しており、各入力端子
１と出力端子２における信号の反射はないものとする。
について説明する。各瑞に入力端子１及び出力痛子２を
有するケーブル３の長さはＬ（ｍ）であるとする。また
、入力端子１及び出力癩子２の各インピーダンスとケー
ブル３のインピーダンスとは整合しており、各入力端子
１と出力端子２における信号の反射はないものとする。
入力端子１に入力する正弦波の入力波をＳ （ｔ）とし
て次式で表わす。
て次式で表わす。
５（ｔ） ＝ Ａ自２πｆｉｔ ・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・（１）上記第１１）式において、ｔは
時刻、ｆｉは周波数（Ｈｚ）、Ａは振幅（Ｖ）を表わす
。上記入力波Ｓ （ｔ）がケーブル３を伝わる速度は、
一般的に光の速度にほぼ等しくに−ＣＣｍ／ｓ１！ｃ〕
である。ここで、Ｃは光の速度で約３Ｘ １０ （ｍ
／ｓｌ！ｃ） ｔ ｋはケーブル３を覆う材質等によっ
て定まる係数であり、例えば高周波用の同軸ケーブルの
場合は約０．５〜０．８程度である。
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・（１）上記第１１）式において、ｔは
時刻、ｆｉは周波数（Ｈｚ）、Ａは振幅（Ｖ）を表わす
。上記入力波Ｓ （ｔ）がケーブル３を伝わる速度は、
一般的に光の速度にほぼ等しくに−ＣＣｍ／ｓ１！ｃ〕
である。ここで、Ｃは光の速度で約３Ｘ １０ （ｍ
／ｓｌ！ｃ） ｔ ｋはケーブル３を覆う材質等によっ
て定まる係数であり、例えば高周波用の同軸ケーブルの
場合は約０．５〜０．８程度である。
したがって、入力波Ｓ （ｔ）が入力端子ｌから出力端
子２に到達するに要する時間Ｔｄは次式で計算される。
子２に到達するに要する時間Ｔｄは次式で計算される。
すなわち、時間Ｔｄは各入力痛子１と出力端子２間にお
ける入力波５（ｔ）に、対する遅延時間である。この遅
延時間はケーブル３の長さＬ（ｍ）で定まるケーブル固
有のものであるが、これを入出力信号波間の位相シフト
量に換算して表現すると次のようになる。すなわち、入
力波Ｓ （ｔ）の−周期Ｔｉは。
ける入力波５（ｔ）に、対する遅延時間である。この遅
延時間はケーブル３の長さＬ（ｍ）で定まるケーブル固
有のものであるが、これを入出力信号波間の位相シフト
量に換算して表現すると次のようになる。すなわち、入
力波Ｓ （ｔ）の−周期Ｔｉは。
Ｔｉ−（樹） ・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・（３）Ｃ である。したがって、遅延時間を位相遅延量’ｍＫ換算
すると次式のようになる。
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・（３）Ｃ である。したがって、遅延時間を位相遅延量’ｍＫ換算
すると次式のようになる。
次に、上記第６図に示す従来の移相器（第２例）の動作
について説明する。今、入力端子１に入力される信号源
のインピーダンスは抵抗４の抵抗値に対して非常に小さ
く、また、出力端子２に接続された負荷のインピーダン
スは上記抵抗値に対して非常に大きいと仮定する。
について説明する。今、入力端子１に入力される信号源
のインピーダンスは抵抗４の抵抗値に対して非常に小さ
く、また、出力端子２に接続された負荷のインピーダン
スは上記抵抗値に対して非常に大きいと仮定する。
このような条件の下で入力端子ｌとアース間に入力され
る電圧Ｖｉと、この時の出力端子２とアース間に現われ
る電圧ｖ０との関係は複素数を使って次式で計算される
。
る電圧Ｖｉと、この時の出力端子２とアース間に現われ
る電圧ｖ０との関係は複素数を使って次式で計算される
。
ここで、Ｒは抵抗４の抵抗値〔Ω〕、Ｃはコンデンサ５
のキャパシタンスＣＦ）である。上記第（５）式におい
て、Ｈ（ｊ２πｆｉ）の絶対値ＩＨ（ｊ２πｆｉ） １
と角度／’Ｈ（ｊ２πｆｉ）は、入力の振幅を１．入力
の位相を０とした場合に、出力の振幅と出力の位相（す
なわち、位相遅延ｔ）を与える。上記第（５）式よシ絶
対値Ｉ Ｈ（ｊ ２πｆｉ）Ｉと角度ＺＨ（ｊ２π７．
）を下記に計算する。
のキャパシタンスＣＦ）である。上記第（５）式におい
て、Ｈ（ｊ２πｆｉ）の絶対値ＩＨ（ｊ２πｆｉ） １
と角度／’Ｈ（ｊ２πｆｉ）は、入力の振幅を１．入力
の位相を０とした場合に、出力の振幅と出力の位相（す
なわち、位相遅延ｔ）を与える。上記第（５）式よシ絶
対値Ｉ Ｈ（ｊ ２πｆｉ）Ｉと角度ＺＨ（ｊ２π７．
）を下記に計算する。
・・・・・・・・・・・・・・・・・・（７）以上のよ
うに、従来の移相器の第１例、第２例の構成で得られる
位相遅延量θ。について、それぞれ上記第（４）式と第
（７）式で計算されることを示した。５〔発明が解決し
ようとする問題点〕 まず、上記１１ｇ５図で示す従来の移相器の第１例にお
ける問題点について説明する。このような移相器におけ
る位相遅延量θ。は、上記第（４）式で計算されること
を先に示した。この第（４）式を使って、今、ｆｃ−１
００ｋＨｚの正弦波の位相を１０度遅延するために必要
なケーブル３の長さＬ（ｍ）を計算する。
うに、従来の移相器の第１例、第２例の構成で得られる
位相遅延量θ。について、それぞれ上記第（４）式と第
（７）式で計算されることを示した。５〔発明が解決し
ようとする問題点〕 まず、上記１１ｇ５図で示す従来の移相器の第１例にお
ける問題点について説明する。このような移相器におけ
る位相遅延量θ。は、上記第（４）式で計算されること
を先に示した。この第（４）式を使って、今、ｆｃ−１
００ｋＨｚの正弦波の位相を１０度遅延するために必要
なケーブル３の長さＬ（ｍ）を計算する。
ここで、ｋ −０，８とすると、 Ｌ＃６７ ｍとなる
。
。
すなわち、約６７ｍのケーブル３が必要になる。
したがって、この方法はｆｃが上記例のように比較的に
小さい場合には非現実的であることが分かる。
小さい場合には非現実的であることが分かる。
また、この移相器で位相遅延量を調節するためには、ケ
ーブル３の長さＬ（ｍ）の調節が必要である。このため
、この方法で位相遅延量を正確に可変することは大変に
困難であるという問題点があった。さらにこの方法では
、同じ線路長の下でｆ。
ーブル３の長さＬ（ｍ）の調節が必要である。このため
、この方法で位相遅延量を正確に可変することは大変に
困難であるという問題点があった。さらにこの方法では
、同じ線路長の下でｆ。
が変化すると位相遅延量も変化するという欠点がある。
このことは、上記第（４）式より明らかである。
以上が、従来の移相器の第１例における問題点である。
次に、上記第６図に示す従来の移相器の第２例における
問題点について説明する。この方法は、抵抗４とコンデ
ンサ５の選択によって比較的に広い周波数範囲にわたっ
て応用できる実用的な方法である。しかし１次のような
欠点がある。すなわちこの方法では、上記第（７）式に
したがう位相遅延に応じて上記第（６）式にしたがう振
幅の変化を伴う。
問題点について説明する。この方法は、抵抗４とコンデ
ンサ５の選択によって比較的に広い周波数範囲にわたっ
て応用できる実用的な方法である。しかし１次のような
欠点がある。すなわちこの方法では、上記第（７）式に
したがう位相遅延に応じて上記第（６）式にしたがう振
幅の変化を伴う。
入力の振幅を１．入力の位相を０とした場合に、２πｆ
ｉとＲ−Ｃの積に対する出力の振幅と出力の位相の変化
を第７図に示す。この第７図に示されるように、例えば
Ｏ〜４５ （ｄｅｇ）の間で位相を変化すると同時に出
力振幅も１〜１／Ｉ２の変化をする。
ｉとＲ−Ｃの積に対する出力の振幅と出力の位相の変化
を第７図に示す。この第７図に示されるように、例えば
Ｏ〜４５ （ｄｅｇ）の間で位相を変化すると同時に出
力振幅も１〜１／Ｉ２の変化をする。
このことは、一般的に不都合な場合が多い。また、この
方法の最大の位相遅延量は、第７図に示すとおり９０（
ｄｅｇ）であるが、この時の出力振幅はＯになる。した
がって、この方法による実用的な移相範囲は、一般的に
約Ｏ〜３０ （ｄｅｇ）程度である。
方法の最大の位相遅延量は、第７図に示すとおり９０（
ｄｅｇ）であるが、この時の出力振幅はＯになる。した
がって、この方法による実用的な移相範囲は、一般的に
約Ｏ〜３０ （ｄｅｇ）程度である。
また、この方法においても、上記従来の移相器の第１例
における場合と同様に、周波数が変化すれば移相量も変
化するという欠点があり、正確に移相量を設定すること
は比較的に難しいという問題点があった。
における場合と同様に、周波数が変化すれば移相量も変
化するという欠点があり、正確に移相量を設定すること
は比較的に難しいという問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、所定の幅で正確に位相遅延量を可変できると共に
、その位相範囲が穴く、また、入力周波数が変化しても
一定の移相可変量が得られる移相器を得ることを目的と
する。
ので、所定の幅で正確に位相遅延量を可変できると共に
、その位相範囲が穴く、また、入力周波数が変化しても
一定の移相可変量が得られる移相器を得ることを目的と
する。
この発明に係る移相器は、電圧制御発振器の出力側にＮ
分周器（Ｎは正の整数）を備えた位相同期ループを設け
、入力波をＮ分周器の出力波に位相同期できることによ
υ、電圧制御発振器の出力から入力波のＮ倍周波を取り
出し、このＮ倍周波をカウント数が可変なプログラマブ
ルカウンタによって計数し、その出力を利用して入力波
の位相を□（ｄｅｇ ）単位で移相したことく相当する
矩形の出力波を取り出すようにしたものである。
分周器（Ｎは正の整数）を備えた位相同期ループを設け
、入力波をＮ分周器の出力波に位相同期できることによ
υ、電圧制御発振器の出力から入力波のＮ倍周波を取り
出し、このＮ倍周波をカウント数が可変なプログラマブ
ルカウンタによって計数し、その出力を利用して入力波
の位相を□（ｄｅｇ ）単位で移相したことく相当する
矩形の出力波を取り出すようにしたものである。
この発明の移相器においては１位相遅延作用は。
電圧制御発振器の出力側にＮ分周器を有する位相同期ル
ープを用いて入力波に同期したＮ倍周波をまず発生する
。このＮ倍周波の一周期は入力波の単位の正確な尺度が
得られる。すなわち、上記Ｎ倍周波をカウント数が可変
であるプログラマブルカウンタで計数することによって
、入力波に対しウンタのカウント数で、正の整数）の位
相遅延量に相当する長さを得ることができる。そして、
この長さを利用することによって、矩形の入力波に対し
て正確な可変量で位相遅延された矩形の出力波を得るこ
とができる。
ープを用いて入力波に同期したＮ倍周波をまず発生する
。このＮ倍周波の一周期は入力波の単位の正確な尺度が
得られる。すなわち、上記Ｎ倍周波をカウント数が可変
であるプログラマブルカウンタで計数することによって
、入力波に対しウンタのカウント数で、正の整数）の位
相遅延量に相当する長さを得ることができる。そして、
この長さを利用することによって、矩形の入力波に対し
て正確な可変量で位相遅延された矩形の出力波を得るこ
とができる。
鋪１図はこの発明の一実施例である優相器を示すブロッ
ク構成図である。図において、１は入力端子、２は出力
端子、７は入力信号１ａとＮ分周器１０の出力する信号
１０ａの位相検波を行う位相検波器（ＰＳＤ）、８はＰ
ＳＤ７の出力を受けてその平均直流電圧を増幅して出力
するループフィルタ、９はループフィルタ８の出力電圧
を周波数に変換する電圧制御発振器（ＶＣＯ）、１０は
ＶＣＯ９の出力する信号９ａの周波数をＮ分周したバイ
ナリ信号を出力するＮ分周器、１１は入力端子１に入力
された入力信号１ａＫ同期したＮ倍周波を発生する位相
同期ループ（ＰＬＬ）、１２は、ＰＬＬＩＩの発生した
Ｎ倍周波と入力信号１ａに周波数が同期したＮ分周器１
０の出力する信号１０ａの出力波を利用して、このＮ分
周器１０の出力（バイナリ信号）よ多位相がＮ ×３６
０ （ｄｅｇ）だけ遅れたバイナリ信号を発生する位相
遅延発生回路、１３はＰＬＬＩＩの遅延数（−Ｍ）を設
定する複数の位相遅勉量設定端子である。
ク構成図である。図において、１は入力端子、２は出力
端子、７は入力信号１ａとＮ分周器１０の出力する信号
１０ａの位相検波を行う位相検波器（ＰＳＤ）、８はＰ
ＳＤ７の出力を受けてその平均直流電圧を増幅して出力
するループフィルタ、９はループフィルタ８の出力電圧
を周波数に変換する電圧制御発振器（ＶＣＯ）、１０は
ＶＣＯ９の出力する信号９ａの周波数をＮ分周したバイ
ナリ信号を出力するＮ分周器、１１は入力端子１に入力
された入力信号１ａＫ同期したＮ倍周波を発生する位相
同期ループ（ＰＬＬ）、１２は、ＰＬＬＩＩの発生した
Ｎ倍周波と入力信号１ａに周波数が同期したＮ分周器１
０の出力する信号１０ａの出力波を利用して、このＮ分
周器１０の出力（バイナリ信号）よ多位相がＮ ×３６
０ （ｄｅｇ）だけ遅れたバイナリ信号を発生する位相
遅延発生回路、１３はＰＬＬＩＩの遅延数（−Ｍ）を設
定する複数の位相遅勉量設定端子である。
第２図は、第１図の移相器における位相検波器（ＰＳＤ
）の−例を示す説明図、第３図は、第１図の移相器にお
ける位相遅延発生回路の一例を示すブロック構成図であ
る。第２図において、７ａ。
）の−例を示す説明図、第３図は、第１図の移相器にお
ける位相遅延発生回路の一例を示すブロック構成図であ
る。第２図において、７ａ。
７ｂは内入力端子への２つの入力する信号、７ＣはＰＳ
Ｄ７の出力する信号である。また、第３図において、１
５はプログラマブルカウンタ、１６はＤフリップフロッ
プ、１７．２０は排他的論理和回路、１８はＪ−に７リ
ツプ７０ツブ、１９は論理和回路である。
Ｄ７の出力する信号である。また、第３図において、１
５はプログラマブルカウンタ、１６はＤフリップフロッ
プ、１７．２０は排他的論理和回路、１８はＪ−に７リ
ツプ７０ツブ、１９は論理和回路である。
次に、上記第１図に示すこの発明の一実施例である移相
器の動作について説明する。ＰＬＬＩＩは、矩形波であ
る入力端子１への入力信号１ａ（以下、入力信号１ａの
周波数を’ｒｅｆ （Ｉｌｚ）とする）から、入力信号
１ａと同期関係の保たれ九Ｎ×ｆｒｅｆ （［１ｚ）の
信号９ａを出力する。このため、ＰＬＬ１ｌはＰＳＤ７
．／Ｌ’−プフイル／８．ＶＣＯ９゜Ｎ分周器１０から
構成されておシ、その動作については一般に良く知られ
ているので、ここでは簡単に説明する。
器の動作について説明する。ＰＬＬＩＩは、矩形波であ
る入力端子１への入力信号１ａ（以下、入力信号１ａの
周波数を’ｒｅｆ （Ｉｌｚ）とする）から、入力信号
１ａと同期関係の保たれ九Ｎ×ｆｒｅｆ （［１ｚ）の
信号９ａを出力する。このため、ＰＬＬ１ｌはＰＳＤ７
．／Ｌ’−プフイル／８．ＶＣＯ９゜Ｎ分周器１０から
構成されておシ、その動作については一般に良く知られ
ているので、ここでは簡単に説明する。
まず、入力信号１ａがＰＳＤ７に入力される。
ＰＳＤ７は、通常一つの排他的論理和回路で構成され、
その出力の直流電圧成分が２つの入力波（入力信号１ａ
とＮ分周器１０の出力する信号１０ａ）の位相差に比例
する電圧を発生する。Ｍ２図（ｂ）に示すよえに、論理
ｒｌＪが十Ｅ（Ｖ）、論理「０」が−Ｅ（Ｖ）Ｋ相当す
る排他的論理和回路を使ったＰＳＤ７の一例が、第２因
（＆）のＰＳＤ７の構成図に示されている。第２図（ｂ
）はＰＳＤ７の入出力波形を示しておシ、これには、内
入力端子への２つの入力する信号７ａ、７ｂの位相差が
ψ（ｄｅｇ ）である場合の様子が示されている。第２
図（ｃ）は各信号７ａ、７ｂの位相差ψ（ｄｅｇ）に対
して出力する信号７Ｃの直流１圧成分の変化の特性であ
り、先に述べたように、ψ＝０〜１８０ （ｄｅｇ）の
間において、ψに比例した直流電圧成分が発生されるこ
とを示している。なお、第２図（ａ）に示すＰＳＤ７を
使用したＰＬＬＩＩにおいては、その同期状態において
入力信号１ａとＮ分周器１０の出力する信号１０ａとの
位相差が約９０ （ｄｅｇ）に保持される。第２図（ｂ
）に示す信・号７Ｃはバイナリ波形であるが１次にルー
プフィルタ８を通過することによって、低域ろ波されて
直流′電圧成分のみが取り出される。ループフィルタ８
は上記信号７Ｃの直流電圧成分を取り出す役目と同時に
、ＰＬＬ１ｌの応答特性を定める役割も果す。次に、ル
ープフィルタ８の出力電圧はＶＣＯ９の入力端子に供給
される。ＶＣＯ９はその入力電圧に対応して出力の周波
数を変化する。次に、ＶＣＯ９の出に変換された後、先
のＰＳＤ７に帰還される。このような帰還系（ＰＬＬＩ
１ ）においては、ＰＳＤ７の内入力端子の周波数は
常に等しく保持される。つまり、ＰＳＤ７への入力波の
周波数をｆｒｅｉｔＶＣＯ９の出力波の周波数をｆｖと
すると次式が成立する。
その出力の直流電圧成分が２つの入力波（入力信号１ａ
とＮ分周器１０の出力する信号１０ａ）の位相差に比例
する電圧を発生する。Ｍ２図（ｂ）に示すよえに、論理
ｒｌＪが十Ｅ（Ｖ）、論理「０」が−Ｅ（Ｖ）Ｋ相当す
る排他的論理和回路を使ったＰＳＤ７の一例が、第２因
（＆）のＰＳＤ７の構成図に示されている。第２図（ｂ
）はＰＳＤ７の入出力波形を示しておシ、これには、内
入力端子への２つの入力する信号７ａ、７ｂの位相差が
ψ（ｄｅｇ ）である場合の様子が示されている。第２
図（ｃ）は各信号７ａ、７ｂの位相差ψ（ｄｅｇ）に対
して出力する信号７Ｃの直流１圧成分の変化の特性であ
り、先に述べたように、ψ＝０〜１８０ （ｄｅｇ）の
間において、ψに比例した直流電圧成分が発生されるこ
とを示している。なお、第２図（ａ）に示すＰＳＤ７を
使用したＰＬＬＩＩにおいては、その同期状態において
入力信号１ａとＮ分周器１０の出力する信号１０ａとの
位相差が約９０ （ｄｅｇ）に保持される。第２図（ｂ
）に示す信・号７Ｃはバイナリ波形であるが１次にルー
プフィルタ８を通過することによって、低域ろ波されて
直流′電圧成分のみが取り出される。ループフィルタ８
は上記信号７Ｃの直流電圧成分を取り出す役目と同時に
、ＰＬＬ１ｌの応答特性を定める役割も果す。次に、ル
ープフィルタ８の出力電圧はＶＣＯ９の入力端子に供給
される。ＶＣＯ９はその入力電圧に対応して出力の周波
数を変化する。次に、ＶＣＯ９の出に変換された後、先
のＰＳＤ７に帰還される。このような帰還系（ＰＬＬＩ
１ ）においては、ＰＳＤ７の内入力端子の周波数は
常に等しく保持される。つまり、ＰＳＤ７への入力波の
周波数をｆｒｅｉｔＶＣＯ９の出力波の周波数をｆｖと
すると次式が成立する。
したがって。
ｆｖ”Ｎｘｆｒｅｔ ・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・（９）となり、ＶＣＯ９の出力端子に入力
波のＮ倍の周波数を有する信号を得ることができる。以
上がＰＬＬＩＩの簡単な説明である。
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・（９）となり、ＶＣＯ９の出力端子に入力
波のＮ倍の周波数を有する信号を得ることができる。以
上がＰＬＬＩＩの簡単な説明である。
次に、ＮｘＺｒｅｆの周波数を有するＶＣＯ９の出力す
る信号９ａと、ｆｒｅｔの周波数を有するＮ分周器１０
の出力する信号１０ａは位相遅延発生回路１２に入力さ
れ、上記信号１０ａに対し所定の可変幅で位相遅延した
出力信号１２ａを発生する。
る信号９ａと、ｆｒｅｔの周波数を有するＮ分周器１０
の出力する信号１０ａは位相遅延発生回路１２に入力さ
れ、上記信号１０ａに対し所定の可変幅で位相遅延した
出力信号１２ａを発生する。
以下、上記位相遅延発生回路１２の動作について、その
具゛体側を示した第３図を用いて説明する。
具゛体側を示した第３図を用いて説明する。
位相遅延発生回路１２はＰＬＬＩＩＫおけるＶＣ０９の
出力する信号９ａをクロックとして動作しく以下、この
信号９ａをクロックと呼ぶ）、プログラマブルカウンタ
１５で所定の位相遅延量を決める構成とされる。したが
って１位相遅延量はり（ｄｅｇ ）単位である。今１位
相遅延発生回路１２を。
出力する信号９ａをクロックとして動作しく以下、この
信号９ａをクロックと呼ぶ）、プログラマブルカウンタ
１５で所定の位相遅延量を決める構成とされる。したが
って１位相遅延量はり（ｄｅｇ ）単位である。今１位
相遅延発生回路１２を。
第４図に示すタイムチャートにしたがって説明するため
に、ＰＬＬＩＩの分周比Ｎｆ：Ｎ＝ １４ 、プログラ
マブルカウンタ１５のカウント数Ｍｔ−Ｍ −３に設定
する。上記信号１０ａと、この信号１０ａｔ−Ｄフリッ
プフロップ１６で１クロック遅らせた信号１６ａとが入
力される排他的論理和回路１７の出力する信号が１７ａ
である。プログラマブルカウンタ１５は、上記信号１７
ａをロード信号として位相遅延量設定端子１３から位相
遅延設定コードを取シ込み、上記ロード信号からＭ個（
Ｍ＝３）のクロックを計数するとキャリー信号１５ａを
出力する。このキャリー信号１５ａと上記信号１７ａは
Ｊ−にフリップフロップ１８に入力され。
に、ＰＬＬＩＩの分周比Ｎｆ：Ｎ＝ １４ 、プログラ
マブルカウンタ１５のカウント数Ｍｔ−Ｍ −３に設定
する。上記信号１０ａと、この信号１０ａｔ−Ｄフリッ
プフロップ１６で１クロック遅らせた信号１６ａとが入
力される排他的論理和回路１７の出力する信号が１７ａ
である。プログラマブルカウンタ１５は、上記信号１７
ａをロード信号として位相遅延量設定端子１３から位相
遅延設定コードを取シ込み、上記ロード信号からＭ個（
Ｍ＝３）のクロックを計数するとキャリー信号１５ａを
出力する。このキャリー信号１５ａと上記信号１７ａは
Ｊ−にフリップフロップ１８に入力され。
その出力に信号１８ａを発生する。次に、各信号１７＆
と信号１８ａは論理和回路１９に入力され、その出力と
して信号１９ａｆ：ｆｉ生する。さらに、各信号１９ａ
と信号１０ｍは排他的論理和回路２０に入力され、その
出力として出力信号１２ａを発生する。上記第４図の場
合は、出力信号１２ａが上記信号１０＆と比較して３ク
ロック分、すなわ示している。プログラマブルカウンタ
１５はその位相遅延量設定端子１３の入力コードによっ
て、上記カウント数Ｍを可変できる。このカウント数Ｍ
の値の変化は、正確に１クロック分の位相差の（ｄｅｇ
）単位で正確に上記信号１０ａに対する出力信号１２
ａの位相遅延量を変化させることができる。このような
位相遅延量は１８０ （ｄｅｇ）まで可能である。なお
、Ｊ−にフリップフロップ１８の出力する信号１８ａは
プログラマブルカウンタ１５のイネーブル信号として働
き、プログラマブルカウンタ１５をカウント数としてＭ
個のクロックを計数した後に停止させる。
と信号１８ａは論理和回路１９に入力され、その出力と
して信号１９ａｆ：ｆｉ生する。さらに、各信号１９ａ
と信号１０ｍは排他的論理和回路２０に入力され、その
出力として出力信号１２ａを発生する。上記第４図の場
合は、出力信号１２ａが上記信号１０＆と比較して３ク
ロック分、すなわ示している。プログラマブルカウンタ
１５はその位相遅延量設定端子１３の入力コードによっ
て、上記カウント数Ｍを可変できる。このカウント数Ｍ
の値の変化は、正確に１クロック分の位相差の（ｄｅｇ
）単位で正確に上記信号１０ａに対する出力信号１２
ａの位相遅延量を変化させることができる。このような
位相遅延量は１８０ （ｄｅｇ）まで可能である。なお
、Ｊ−にフリップフロップ１８の出力する信号１８ａは
プログラマブルカウンタ１５のイネーブル信号として働
き、プログラマブルカウンタ１５をカウント数としてＭ
個のクロックを計数した後に停止させる。
以上が位相遅延発生回路１２の動作の説明である。上記
第２図ｔａ＋に示すＰＳＤ７を用いた場合に。
第２図ｔａ＋に示すＰＳＤ７を用いた場合に。
出力信号１２ｆＬは入力信号１ａと比較して１位相を９
０ （ｄｅｇ） 〜２７０ （ｄｅｇ） （０間で遅ｍ
可能”１す、その遅延変化量は正確に□（ｄｅｇ ）単
位となる。
０ （ｄｅｇ） 〜２７０ （ｄｅｇ） （０間で遅ｍ
可能”１す、その遅延変化量は正確に□（ｄｅｇ ）単
位となる。
この発明は以上説明したとおり、移相器において、矩形
波の位相遅延を得るために、Ｎ分周器を含んだ位相同期
ループ（ＰＬＬ）を用いることによって、矩形の入力波
に同期したＮ倍周波の信号を得、次に、このＮ倍周波の
１周期を単位として ゛プログラマブルカウンタで
カウント数のＭ周期を計数し、この計数値を基準に遅延
量の設定をするようＫしたので、カウント数Ｍを可変す
ることによって正確な位相遅延変化が得られ、また、入
力周波数が変化しても、所定の範囲内では１単位の位相
遅延変化量、及び出力波の振幅が変動しない移相器が得
られるという優れた効果を奏するものである。
波の位相遅延を得るために、Ｎ分周器を含んだ位相同期
ループ（ＰＬＬ）を用いることによって、矩形の入力波
に同期したＮ倍周波の信号を得、次に、このＮ倍周波の
１周期を単位として ゛プログラマブルカウンタで
カウント数のＭ周期を計数し、この計数値を基準に遅延
量の設定をするようＫしたので、カウント数Ｍを可変す
ることによって正確な位相遅延変化が得られ、また、入
力周波数が変化しても、所定の範囲内では１単位の位相
遅延変化量、及び出力波の振幅が変動しない移相器が得
られるという優れた効果を奏するものである。
第１図はこの発明の一実施例である移相器を示すブロッ
ク構成図、第ｅ因は、＄１図の移相器における位相検波
器（ＰＳＤ）の−例を示す説明図、第３図は、第１図の
移相器における位相遅延発生回路の一例を示すブロック
構成図、第４図は、第３図の位相遅延発生回路の動作を
説明するための各部の信号を示すタイムチャート、第５
図は従来の移相器の第１例を示す構成図、第６図は従来
の移相器の第２例を示す構成図、第７図は、第６図の移
相器における振幅９位相特性を示す図である。 図において、１・・・入力端子、１ａ・・・入力信号。 ２・・・出力端子、３・・・ケーブル、４・・・抵抗、
５・・・コンデンサ、７・・・位相検波器（ＰＳＤ）、
７＆、７ｂ・・・ＰＳＤ７への入力する信号、７Ｃ・・
・ＰＳＤ７の出力する信号、８・・・ループフィルタ、
９・・・電圧制御発振器（ＶＣＯ）、９ａ・・・ＶＣＯ
９の出力する信号、１０・・・Ｎ分周器、１０ａ・・・
Ｎ分周器１０の出力する信号、１１・・・位相同期ルー
プ（ＰＬＬ）、１２・・・位相遅延発生回路、１２ａ・
・・出力信号、１３・・・位相遅延量設定端子、１５・
・・プログラマブルカウンタ、１５ａ・・・キャリー信
号、１６・・・Ｄフリップフロップ、１６ａ・・・Ｄフ
リップフロップ１６の出力する信号、１７．２０・・・
排他的論理和回路、１７ａ・・・排他的論理和回路１７
の出力する信号、１８・・・Ｊ−にフリップフロップ、
１８ａ・・・Ｊ−にフリップフロップ１８の出力する信
号、１９・・・論理和回路、１９１Ｌ・・・論理和回路
１９の出力する信号である。 なお、各図中、同一符号は同一、又は相当部分を示す。
ク構成図、第ｅ因は、＄１図の移相器における位相検波
器（ＰＳＤ）の−例を示す説明図、第３図は、第１図の
移相器における位相遅延発生回路の一例を示すブロック
構成図、第４図は、第３図の位相遅延発生回路の動作を
説明するための各部の信号を示すタイムチャート、第５
図は従来の移相器の第１例を示す構成図、第６図は従来
の移相器の第２例を示す構成図、第７図は、第６図の移
相器における振幅９位相特性を示す図である。 図において、１・・・入力端子、１ａ・・・入力信号。 ２・・・出力端子、３・・・ケーブル、４・・・抵抗、
５・・・コンデンサ、７・・・位相検波器（ＰＳＤ）、
７＆、７ｂ・・・ＰＳＤ７への入力する信号、７Ｃ・・
・ＰＳＤ７の出力する信号、８・・・ループフィルタ、
９・・・電圧制御発振器（ＶＣＯ）、９ａ・・・ＶＣＯ
９の出力する信号、１０・・・Ｎ分周器、１０ａ・・・
Ｎ分周器１０の出力する信号、１１・・・位相同期ルー
プ（ＰＬＬ）、１２・・・位相遅延発生回路、１２ａ・
・・出力信号、１３・・・位相遅延量設定端子、１５・
・・プログラマブルカウンタ、１５ａ・・・キャリー信
号、１６・・・Ｄフリップフロップ、１６ａ・・・Ｄフ
リップフロップ１６の出力する信号、１７．２０・・・
排他的論理和回路、１７ａ・・・排他的論理和回路１７
の出力する信号、１８・・・Ｊ−にフリップフロップ、
１８ａ・・・Ｊ−にフリップフロップ１８の出力する信
号、１９・・・論理和回路、１９１Ｌ・・・論理和回路
１９の出力する信号である。 なお、各図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 位相検波器と、ループフィルタと、電圧制御発振器と、
周波数カウンタとから成る位相同期ループを設け、前記
電圧制御発振器の出力部に、外部からのバイナリコード
によってカウント数を可変できるプログラマブルカウン
タを含む位相遅延発生回路を設け、前記プログラマブル
カウンタの設定データに応じて、矩形の入力波に対して
可変量で位相遅延された矩形の出力波を得ることを特徴
とする移相器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60073111A JPS61230424A (ja) | 1985-04-04 | 1985-04-04 | 移相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60073111A JPS61230424A (ja) | 1985-04-04 | 1985-04-04 | 移相器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61230424A true JPS61230424A (ja) | 1986-10-14 |
Family
ID=13508840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60073111A Pending JPS61230424A (ja) | 1985-04-04 | 1985-04-04 | 移相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61230424A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0384595A3 (en) * | 1989-02-22 | 1991-01-09 | Stc Plc | Digital phase shifter |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56136024A (en) * | 1980-03-28 | 1981-10-23 | Hitachi Ltd | Variable phase shifter |
| JPS59101925A (ja) * | 1982-12-02 | 1984-06-12 | Mitsubishi Electric Corp | パルス信号移相器 |
-
1985
- 1985-04-04 JP JP60073111A patent/JPS61230424A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56136024A (en) * | 1980-03-28 | 1981-10-23 | Hitachi Ltd | Variable phase shifter |
| JPS59101925A (ja) * | 1982-12-02 | 1984-06-12 | Mitsubishi Electric Corp | パルス信号移相器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0384595A3 (en) * | 1989-02-22 | 1991-01-09 | Stc Plc | Digital phase shifter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1068474C (zh) | 数字相位校正装置 | |
| JPS61245629A (ja) | Ｎ分数型周波数シンセサイザ | |
| JPH07297642A (ja) | 周波数倍数回路 | |
| CN107896106B (zh) | 频率合成系统、锁相回路和调节数字锁相回路相位的方法 | |
| US5436938A (en) | Phase error detector for a phase locked loop | |
| US5170135A (en) | Phase and frequency-locked loop circuit having expanded pull-in range and reduced lock-in time | |
| JPS61230424A (ja) | 移相器 | |
| JPS61230420A (ja) | 移相器 | |
| JP2877185B2 (ja) | クロック発生器 | |
| JPH10322200A (ja) | 位相ロック検出回路 | |
| JPS61288515A (ja) | 拡大領域デジタル位相／周波数検出器 | |
| EP0391577B1 (en) | Sampling circuits | |
| JPH04268841A (ja) | 相互同期装置 | |
| JPS62146020A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0443716A (ja) | 周波数逓倍回路 | |
| JPH01170221A (ja) | アナログデイジタル変換装置 | |
| JPH0410712A (ja) | 位相同期制御回路 | |
| JPH03187523A (ja) | ディジタル型位相同期発振器 | |
| JPS63217826A (ja) | デイジタルｐｌｌ | |
| JPH02233019A (ja) | 周波数シンセサイザ | |
| JP2607505B2 (ja) | デイジタル位相同期制御装置 | |
| JPS5918757Y2 (ja) | Ｐｌｌ回路使用の周波数シンセサイザ | |
| JPH03214069A (ja) | 位相測定装置 | |
| JPS6214524A (ja) | 位相同期発振器 | |
| JPS60113530A (ja) | 二重ル−プｐｌｌ回路 |