JPS61230521A - 積分形ａｄ変換器の校正方法及びこの校正方法を用いた積分形ａｄ変換器 - Google Patents
積分形ａｄ変換器の校正方法及びこの校正方法を用いた積分形ａｄ変換器Info
- Publication number
- JPS61230521A JPS61230521A JP7208085A JP7208085A JPS61230521A JP S61230521 A JPS61230521 A JP S61230521A JP 7208085 A JP7208085 A JP 7208085A JP 7208085 A JP7208085 A JP 7208085A JP S61230521 A JPS61230521 A JP S61230521A
- Authority
- JP
- Japan
- Prior art keywords
- reference current
- value
- current source
- time
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010354 integration Effects 0.000 title claims description 41
- 238000000034 method Methods 0.000 title claims description 12
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 238000005259 measurement Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は例えば電圧電流測定等Ｃ；利用されている積
分形ＡＤ変換器の改良≦二関する。
分形ＡＤ変換器の改良≦二関する。
「従来技術」
積分形ＡＤ変換器は被測定信号（電圧信号電流信号）を
一定時間第１積分し、この積分電圧がゼロに戻る方向に
基準電流源から被測定信号と逆極性の基準電流を与え第
２積分を行なう。この第２積分を行なっている時間を概
知の同波数を持つクロックパルスをカウンタＬ：よって
計測し、この計測値を被測定信号のディジタル値として
得るＡＤ変換方°式である。
一定時間第１積分し、この積分電圧がゼロに戻る方向に
基準電流源から被測定信号と逆極性の基準電流を与え第
２積分を行なう。この第２積分を行なっている時間を概
知の同波数を持つクロックパルスをカウンタＬ：よって
計測し、この計測値を被測定信号のディジタル値として
得るＡＤ変換方°式である。
ＡＤ変換の精度を向上させる目的で第２積分の終了後Ｃ
ユ第３積分及び第４積分を行なうマルチスロープ形のＡ
Ｄ変換器が実用されている。
ユ第３積分及び第４積分を行なうマルチスロープ形のＡ
Ｄ変換器が実用されている。
第３図乃至第５図を用いて従来のマルチスロープ形ＡＤ
変換器の構造及び動作Ｃ：ついて説明する。
変換器の構造及び動作Ｃ：ついて説明する。
この例では三つの基準電流［１，２，３を有し、これら
基準電流源１．２ ｔ ３ ｃよって被測定電圧ｖｘを
一定時間第１積分した後Ｃ；、第２、第３、第４積分ま
で行なうよう（ユしたマルチスロープ形ＡＤ変換器の場
合を示す。
基準電流源１．２ ｔ ３ ｃよって被測定電圧ｖｘを
一定時間第１積分した後Ｃ；、第２、第３、第４積分ま
で行なうよう（ユしたマルチスロープ形ＡＤ変換器の場
合を示す。
図中４はアナログ積分器を示す。このアナログ積分器４
の入力側Ｃ切替回路５が設けられる。切替回路５は被測
定電圧ｖｘを抵抗器１３を通じて電流信号ｉｘに変換し
てアナログ積分器４ｃ二与える状態と、第１基準電流源
１の基準電流１１をアナログ積分器４ Ｃ与える状態と
、第２基準電流源２の基準電流ｉｇｙｚ’アナログ積分
器４に与える状態と、第３基準電流源３の基準電流ｊｓ
ｔ’アナログ積分器４（−与える状態（；切替る動作を
行なう。
の入力側Ｃ切替回路５が設けられる。切替回路５は被測
定電圧ｖｘを抵抗器１３を通じて電流信号ｉｘに変換し
てアナログ積分器４ｃ二与える状態と、第１基準電流源
１の基準電流１１をアナログ積分器４ Ｃ与える状態と
、第２基準電流源２の基準電流ｉｇｙｚ’アナログ積分
器４に与える状態と、第３基準電流源３の基準電流ｊｓ
ｔ’アナログ積分器４（−与える状態（；切替る動作を
行なう。
切替回路５の具体的な構造としては一般（−電界効果ト
ランジスタを用いたアナログスイッチ素子ｓｗ、、ｓＷ
２．ｓｗ３．ｓｗ４が用いられる。これらのスイッチ素
子ＳＷ１〜ＳＷ４はスイッチ駆動回路５ＡＣよってオン
オフ駆動される。スイッチ駆動回路５Ａは例えばマイク
ロコンピュータ（：よって構成される制御器６の指令（
：よって制御される。
ランジスタを用いたアナログスイッチ素子ｓｗ、、ｓＷ
２．ｓｗ３．ｓｗ４が用いられる。これらのスイッチ素
子ＳＷ１〜ＳＷ４はスイッチ駆動回路５ＡＣよってオン
オフ駆動される。スイッチ駆動回路５Ａは例えばマイク
ロコンピュータ（：よって構成される制御器６の指令（
：よって制御される。
７はこの制御器６を所定の順序で動作させるためのプロ
グラムを収納したＲＯＭＹ示す。８は毎回のＡＤ変換値
等を一時記憶するＲＡＭを示す。９はクロックパルス源
を示す。
グラムを収納したＲＯＭＹ示す。８は毎回のＡＤ変換値
等を一時記憶するＲＡＭを示す。９はクロックパルス源
を示す。
アナログ積分器４の出力側Ｃ二は電圧比較器１１を設け
、この電圧比較器１１によってアナログ積分器４の積分
電圧Ｖがゼロ点を通過する状態を検出Ｔる動作を行なわ
せている。１２はクロックパルス源９のクロックパルス
Ｐｃを計数し、ＡＤ変換値を得るためのカウンタを示す
。
、この電圧比較器１１によってアナログ積分器４の積分
電圧Ｖがゼロ点を通過する状態を検出Ｔる動作を行なわ
せている。１２はクロックパルス源９のクロックパルス
Ｐｃを計数し、ＡＤ変換値を得るためのカウンタを示す
。
（動 作）
この回路構造において切替回路５は先ず被測定電圧ｖｘ
を選択し、抵抗器１３を通じてアナログ積分器４゛Ｃ：
被測定電圧源ｖｘから電流ＩＸを与え、この電流ｉｘを
第４図（；示すよう（−一定時間Ｔ１だけ積分する。こ
の積分状態を第１積分期間Ｍ０と称す。第１積分終了後
に切替回路５はスイッチ素子ＳＷｌをオフにし、スイッ
チ素子ＳＷ２をオンに制御して被測定電圧ｖｘとは逆極
性の電圧−ｖｌを抵抗器１４を通じて与え、第１基準電
流１１をアナログ積分器４に与え、第２積分期間Ｍ２に
入る。第２積分期間Ｍ２が開始されるとカウンタ１２は
クロックパルス源９から与えられるクロックパルスＰＣ
の計数を始める。アナログ積分器４の積分電圧Ｖがゼロ
点を通過すると電圧比較器１１がこれを検出し、この検
出直後の１個目のクロックパルスＰｃ１（第４図）Ｃ：
同期して第２積分動作を停止させる。このためＣユアナ
ログ積分器４の積分電圧Ｖは第４図（−示すよう（；ゼ
ロ点かられずかな量だけ逆極性の電圧Ｃ：行過ぎる。
を選択し、抵抗器１３を通じてアナログ積分器４゛Ｃ：
被測定電圧源ｖｘから電流ＩＸを与え、この電流ｉｘを
第４図（；示すよう（−一定時間Ｔ１だけ積分する。こ
の積分状態を第１積分期間Ｍ０と称す。第１積分終了後
に切替回路５はスイッチ素子ＳＷｌをオフにし、スイッ
チ素子ＳＷ２をオンに制御して被測定電圧ｖｘとは逆極
性の電圧−ｖｌを抵抗器１４を通じて与え、第１基準電
流１１をアナログ積分器４に与え、第２積分期間Ｍ２に
入る。第２積分期間Ｍ２が開始されるとカウンタ１２は
クロックパルス源９から与えられるクロックパルスＰＣ
の計数を始める。アナログ積分器４の積分電圧Ｖがゼロ
点を通過すると電圧比較器１１がこれを検出し、この検
出直後の１個目のクロックパルスＰｃ１（第４図）Ｃ：
同期して第２積分動作を停止させる。このためＣユアナ
ログ積分器４の積分電圧Ｖは第４図（−示すよう（；ゼ
ロ点かられずかな量だけ逆極性の電圧Ｃ：行過ぎる。
この状態で切替回路５はスイッチ素子ＳＷ２をオフに戻
し、スイッチ素子Ｓ Ｗｓをオン鴫こする。この切替動
作によってアナログ積分器４には第２基準電流源２から
第１基準電流１１とは逆極性の基準電流１２が与えられ
第３積分期間Ｍ８１ｍ入る。第３積分期間Ｍ８ではアナ
ログ積分器４の積分電圧は再び逆向の方向Ｃ二向って変
化する。積分電圧Ｖがゼロ点を横切ると次のクロックパ
ルスＰｃ２Ｃ同期して第３積分を終了する。第３積分が
終了すると切替回路５はスイッチ素子Ｓ ＷｓをオフＣ
；し、スイッチ素子５Ｗ４Ｖオンに制御する。この切替
（−よってアナログ積分器４に第３基準電流源３から第
３基準電流ｉ３が与えられる。第３基準電流ｉ３が与え
られることによってアナログ積分器４の積分電圧はゼロ
点に向って変化し、ゼロクロス点で第４積分ヲ終了する
。
し、スイッチ素子Ｓ Ｗｓをオン鴫こする。この切替動
作によってアナログ積分器４には第２基準電流源２から
第１基準電流１１とは逆極性の基準電流１２が与えられ
第３積分期間Ｍ８１ｍ入る。第３積分期間Ｍ８ではアナ
ログ積分器４の積分電圧は再び逆向の方向Ｃ二向って変
化する。積分電圧Ｖがゼロ点を横切ると次のクロックパ
ルスＰｃ２Ｃ同期して第３積分を終了する。第３積分が
終了すると切替回路５はスイッチ素子Ｓ ＷｓをオフＣ
；し、スイッチ素子５Ｗ４Ｖオンに制御する。この切替
（−よってアナログ積分器４に第３基準電流源３から第
３基準電流ｉ３が与えられる。第３基準電流ｉ３が与え
られることによってアナログ積分器４の積分電圧はゼロ
点に向って変化し、ゼロクロス点で第４積分ヲ終了する
。
第１基準電流ｉｔと第２基準電流１２及び第３基準電流
ｉ３の比をそれぞれ例えば１：１／１０：１／１Ｄ、の
よう（：設定し、第２積分期間Ｍ２ではカウンタ１２の
上位ビットの入力端子Ｃ：クロックパルスＰＣを入力し
て計数させ、第３積分期間Ｍ８ではカウンタの中位桁の
入力端子（−クロックパルスＰｃを与え、第３積分期間
Ｍ４では更に下位桁ビットの入力端子にクロッ“クパル
スＰｃを与えて計数させることＣ；より被測定電圧ｖｘ
の値を下位の桁まで分解能よ＜ＡＤ変換することができ
る。
ｉ３の比をそれぞれ例えば１：１／１０：１／１Ｄ、の
よう（：設定し、第２積分期間Ｍ２ではカウンタ１２の
上位ビットの入力端子Ｃ：クロックパルスＰＣを入力し
て計数させ、第３積分期間Ｍ８ではカウンタの中位桁の
入力端子（−クロックパルスＰｃを与え、第３積分期間
Ｍ４では更に下位桁ビットの入力端子にクロッ“クパル
スＰｃを与えて計数させることＣ；より被測定電圧ｖｘ
の値を下位の桁まで分解能よ＜ＡＤ変換することができ
る。
「発明が解決しようとする問題点」
第３図に示した従来のマルチスロープ形ＡＤ変換器Ｃ；
おいて、第１、第２、第３基準電流源１゜２．３の各電
流値が例えば１：１／１０：１／１Ｄ、のように正確（
；その比率が設定されていれば第１、第２、第３積分期
間Ｍ２ ｐ ＭＳ ＋ Ｍ４で得られるディジタル値は
直線性Ｃ；優れた精度の高いＡＤ変換値を得ることがで
きる。
おいて、第１、第２、第３基準電流源１゜２．３の各電
流値が例えば１：１／１０：１／１Ｄ、のように正確（
；その比率が設定されていれば第１、第２、第３積分期
間Ｍ２ ｐ ＭＳ ＋ Ｍ４で得られるディジタル値は
直線性Ｃ；優れた精度の高いＡＤ変換値を得ることがで
きる。
ところで第１基準電流源１、第２基準電流源２、第３基
準電流源３の電流比が初期の値からずれたとすると第２
積分期間Ｍ２で得られるディジタル値と第２積分期間Ｍ
８で得られるディジタル値及ヒ第３積分期間Ｍ４で得ら
れるディジタル値Ｃ二は相互（；誤差を含むものとなり
精度が悪くなる不都合が生じる。
準電流源３の電流比が初期の値からずれたとすると第２
積分期間Ｍ２で得られるディジタル値と第２積分期間Ｍ
８で得られるディジタル値及ヒ第３積分期間Ｍ４で得ら
れるディジタル値Ｃ二は相互（；誤差を含むものとなり
精度が悪くなる不都合が生じる。
第１基準電流源１と、第２基準電流源２及び第３基準電
流源３の各電流ｉｌ、 ｉ、・１８の値ｔそれぞれ直接
測定することができればその比を求めて初期の値Ｃ；修
正することができる。然し乍ら通常の利用者が基準電流
源１，２．３の各電流値を直接測定し、その比が初期の
設定値（ニ一致しているか否かを判定し、一致していな
いときは基準電流源の各電流値ｉ１． ｉ２． ｉ３を
修正する如き作業を行なうことは困難なことである。
流源３の各電流ｉｌ、 ｉ、・１８の値ｔそれぞれ直接
測定することができればその比を求めて初期の値Ｃ；修
正することができる。然し乍ら通常の利用者が基準電流
源１，２．３の各電流値を直接測定し、その比が初期の
設定値（ニ一致しているか否かを判定し、一致していな
いときは基準電流源の各電流値ｉ１． ｉ２． ｉ３を
修正する如き作業を行なうことは困難なことである。
このため本出願人は第、１基準電流源１の第１基準電流
１１を一定時間第ｌ積分し、この第１積分の結果得られ
たアナログ積分器４の積分電圧がゼロ（；戻るまで第２
基準電流源２の基準電流１２ン第２積分し、第１積分時
間と第２積分時間の比から基準電流１１と１２の比を求
めその比の値を利用してＡＤ変換値を補正するよう（−
構成した積分゛形ＡＤ変換器を提案している。
１１を一定時間第ｌ積分し、この第１積分の結果得られ
たアナログ積分器４の積分電圧がゼロ（；戻るまで第２
基準電流源２の基準電流１２ン第２積分し、第１積分時
間と第２積分時間の比から基準電流１１と１２の比を求
めその比の値を利用してＡＤ変換値を補正するよう（−
構成した積分゛形ＡＤ変換器を提案している。
この方式を採る積分形ＡＤ変換器によれば基準電流源の
電流比が初期の状態からずれたとしても自動的に補正が
行なわれ常じ正しいＡＤ変換を行なうことができる。
電流比が初期の状態からずれたとしても自動的に補正が
行なわれ常じ正しいＡＤ変換を行なうことができる。
然し乍らこの方式には次のような不都合が存在する。゛
つまり第１基準電流源ｌの基準電流１１を第１積分し、
第２基準電流源２の基準電流ｊ２Ｙ第２積分した場合、
その電流比を第１積分時間と第２積分時間の比によって
求めるため番−は第２積分時間の終了はアナログ積分器
４の積分電圧Ｖがゼロ（ユ戻った時点ＣＬなければなら
ない。このため校正モードでは第５図（−示すように第
２積分期間Ｍ２の終了はアナログ積分器４の積分電圧が
ゼロに戻った時点を・検出し、第１積分時間Ｔａと第２
積分時間Ｔｉ）の比ＴＶ−（：よって第１基準電流１１
と第２基準電流量２の比ｉ、／ｉ２を求めて・いる。つ
まり電荷の平衡条件が１ｔＴａ ｉ２’ｒｂ＝ｏであ
るからｉｉ／ｉ ２ ” Ｔｔｌｙ／１′；１となり、
時間ＴａとＴｂ￥カウンタ１２の計数値Ｃ；よって知る
ことＣ；よりｉｌ／ｉ２を測定することができる。
第２基準電流源２の基準電流ｊ２Ｙ第２積分した場合、
その電流比を第１積分時間と第２積分時間の比によって
求めるため番−は第２積分時間の終了はアナログ積分器
４の積分電圧Ｖがゼロ（ユ戻った時点ＣＬなければなら
ない。このため校正モードでは第５図（−示すように第
２積分期間Ｍ２の終了はアナログ積分器４の積分電圧が
ゼロに戻った時点を・検出し、第１積分時間Ｔａと第２
積分時間Ｔｉ）の比ＴＶ−（：よって第１基準電流１１
と第２基準電流量２の比ｉ、／ｉ２を求めて・いる。つ
まり電荷の平衡条件が１ｔＴａ ｉ２’ｒｂ＝ｏであ
るからｉｉ／ｉ ２ ” Ｔｔｌｙ／１′；１となり、
時間ＴａとＴｂ￥カウンタ１２の計数値Ｃ；よって知る
ことＣ；よりｉｌ／ｉ２を測定することができる。
然し乍らアナログ積分器４の積分電圧がゼロＣ：戻った
ことを検出する電圧比較器１１は応答速度が比較的遅い
ため、その遅れ時間が誤差として含まれる不都合が生じ
る。つまり電圧比較器１１の応答遅れ時間をＴ。とする
と第２積分時間は第５図Ｃ二本す１うＣＴｂ＋ Ｔ（と
なり、時間Ｔｃが誤差となる。
ことを検出する電圧比較器１１は応答速度が比較的遅い
ため、その遅れ時間が誤差として含まれる不都合が生じ
る。つまり電圧比較器１１の応答遅れ時間をＴ。とする
と第２積分時間は第５図Ｃ二本す１うＣＴｂ＋ Ｔ（と
なり、時間Ｔｃが誤差となる。
この発明の目的は電圧比較器１１の遅れ時間ＴｃＣ：よ
る誤差を除去することができ、然も自動的Ｃ二修正を行
なうことができる積分形ＡＤ変換方式と積分形ＡＤ変換
器を提供しようとするものである。
る誤差を除去することができ、然も自動的Ｃ二修正を行
なうことができる積分形ＡＤ変換方式と積分形ＡＤ変換
器を提供しようとするものである。
［問題点を解決するための手段」
この発明では第１基準電流源の電流を異なる時間で少な
くとも二回積分し、それぞれの第１積分に対して第２基
準電流源の電流（：よって第２積分を二回行ない、二回
の第２積分（−よって得られた時間値の差を求めること
（；よって電圧比較器の遅れ時間Ｔｃを除去した時間値
を得るようＣＬ、この差の時間値と第１積分時間から第
１基準電流と第２基準電流の真の比を求める校正方法を
提案し、更（−この校正方法を用いた積分形ＡＤ変換器
を提供するものである。
くとも二回積分し、それぞれの第１積分に対して第２基
準電流源の電流（：よって第２積分を二回行ない、二回
の第２積分（−よって得られた時間値の差を求めること
（；よって電圧比較器の遅れ時間Ｔｃを除去した時間値
を得るようＣＬ、この差の時間値と第１積分時間から第
１基準電流と第２基準電流の真の比を求める校正方法を
提案し、更（−この校正方法を用いた積分形ＡＤ変換器
を提供するものである。
この発明（−よれば電圧比較器の応答遅れ（：伴なって
発生する誤差を除去した正確な電流比を求めること”が
でき、精度が高い校正を行なうことができる。
発生する誤差を除去した正確な電流比を求めること”が
でき、精度が高い校正を行なうことができる。
「実施例」
第１図を用いてこの出願の第１発明である校正方法Ｃ二
ついて説明する。この発明シーよる積分形ＡＤ変換器の
校正方法は第１基準電流源１の第１基準電流ｉ１ｃよっ
て第１図じ示すようＣ二互に時間を異ならせて二回第１
積分を行なう。図中ｖ１は一回目α秦キ積分動作時のア
ナログ積分器１１の積分電圧波形、ｖ２は二回目のアナ
ログ積分器１１の積分電圧波形を示す。この例ではＴａ
□＝ ２ Ｔａ□とした場合な示す。
ついて説明する。この発明シーよる積分形ＡＤ変換器の
校正方法は第１基準電流源１の第１基準電流ｉ１ｃよっ
て第１図じ示すようＣ二互に時間を異ならせて二回第１
積分を行なう。図中ｖ１は一回目α秦キ積分動作時のア
ナログ積分器１１の積分電圧波形、ｖ２は二回目のアナ
ログ積分器１１の積分電圧波形を示す。この例ではＴａ
□＝ ２ Ｔａ□とした場合な示す。
一回目の校正用第１積分Ｃ対して第２基準電流源２ Ｃ
よって校正用の第２積分を行なう。−回目の第１積分時
間ンＴ’ａｔ、第２積分時間ンＴｂｘ＋Ｔｃｔとする。
よって校正用の第２積分を行なう。−回目の第１積分時
間ンＴ’ａｔ、第２積分時間ンＴｂｘ＋Ｔｃｔとする。
二回目の第１積分！一対して第２基準電流源２砿：よっ
て第２積分を行なう。この第１積分時間なＴａｌ！、第
２積分時間をＴｂｇ ＋Ｔｃｇとする。
て第２積分を行なう。この第１積分時間なＴａｌ！、第
２積分時間をＴｂｇ ＋Ｔｃｇとする。
二回の校正用ＡＤ変換動作により一回目の第２積分時間
（Ｔｂｔ ” Ｔｃｔ ）と、二回目の第２積分時間（
Ｔｂｇ ＋ Ｔｃ２）が得られる。ＴＣｔ ”Ｆ Ｔｃ
ｇとすれば（Ｔｂｚ ＋Ｔｃｓ ） （Ｔｂ１＋Ｔｃ
ｔ ）となる。ここで第１積分時間の関係を２ Ｔ３１
＝ Ｔａｇとしたから第２積分時間の関係も２ Ｔｂ
ｔ ＝ Ｔｂ２となる。
（Ｔｂｔ ” Ｔｃｔ ）と、二回目の第２積分時間（
Ｔｂｇ ＋ Ｔｃ２）が得られる。ＴＣｔ ”Ｆ Ｔｃ
ｇとすれば（Ｔｂｚ ＋Ｔｃｓ ） （Ｔｂ１＋Ｔｃ
ｔ ）となる。ここで第１積分時間の関係を２ Ｔ３１
＝ Ｔａｇとしたから第２積分時間の関係も２ Ｔｂ
ｔ ＝ Ｔｂ２となる。
よって
（Ｔｂｇ ＋’ｒｏ１） （Ｔｂｔ ＋ＴＣ１）＝
Ｔｂｔ・・・・・・・・・・・・（１） となる。第１式で得られた時間値Ｔｂｔは電圧比較器１
１の遅れ時間Ｔｃを含まない値である。
Ｔｂｔ・・・・・・・・・・・・（１） となる。第１式で得られた時間値Ｔｂｔは電圧比較器１
１の遅れ時間Ｔｃを含まない値である。
電荷平衡の関係から
’Ｉ Ｔ’ａｉ ＋ ’２・ＴＩ）１ ・・・
・・・・・・・・・（２）であるからこの第２式から ＝＝兜 ・・・・・・・・・・・・（３）Ｉ
２Ｔ’ａｔ が得られる。第３式（−おいて第１積分時間Ｔａ□は予
め決めた一定時間であるから機知の値であり、二回のＡ
Ｄ変換動作によって得られたＡＤ変換値（Ｔｂｉ ＋
Ｔｃ１）と（Ｔｂｇ ＋ ＴＣ？）によってＴｂ１を第
１式から求めることによって電流比１１／’２ ’に求
メることができる。
・・・・・・・・・（２）であるからこの第２式から ＝＝兜 ・・・・・・・・・・・・（３）Ｉ
２Ｔ’ａｔ が得られる。第３式（−おいて第１積分時間Ｔａ□は予
め決めた一定時間であるから機知の値であり、二回のＡ
Ｄ変換動作によって得られたＡＤ変換値（Ｔｂｉ ＋
Ｔｃ１）と（Ｔｂｇ ＋ ＴＣ？）によってＴｂ１を第
１式から求めることによって電流比１１／’２ ’に求
メることができる。
電流°比ｉ 、／ｉ 、を予めＡ（Ａは例えば１０．１
Ｄ、のような値≦；選定する）と規定しておくことＣ二
より二回の校正用ＡＤ変換動作により電流比ｊｌ／ｊ２
の規定値Ａからのずれを求めることができる。よってこ
の電流比ｉ １／ｌ ２が予め規定した値Ａとなるよう
Ｃ；例えば第２基準電流源２の電流１２を修正すること
によって正しいＡＤ変換動作を行なうことができる状態
に補正することができる。
Ｄ、のような値≦；選定する）と規定しておくことＣ二
より二回の校正用ＡＤ変換動作により電流比ｊｌ／ｊ２
の規定値Ａからのずれを求めることができる。よってこ
の電流比ｉ １／ｌ ２が予め規定した値Ａとなるよう
Ｃ；例えば第２基準電流源２の電流１２を修正すること
によって正しいＡＤ変換動作を行なうことができる状態
に補正することができる。
第２基準電流源２と第３基準電流源３の間の関係も同様
（−シて電流比ｉ２／ｉｓを求めることができる。この
電流比ｉ２／ｉ３を予めＢと規定しておくことＣ；よっ
て二回のＡＤ変換動作から実際の電流比１２７ｒ、ｚｒ
：求め、その結果から規定値Ｂからのずれを求めること
ができる。
（−シて電流比ｉ２／ｉｓを求めることができる。この
電流比ｉ２／ｉ３を予めＢと規定しておくことＣ；よっ
て二回のＡＤ変換動作から実際の電流比１２７ｒ、ｚｒ
：求め、その結果から規定値Ｂからのずれを求めること
ができる。
よってこの発明Ｃ；よる校正方法Ｃ二よれば電圧比較器
１１の応答遅れに伴なう誤差を含むことなく正確な電流
比ｉ、／ｉ２及びｉ２／ｉ８を求めることができ、正し
い校正を行なうことができる。
１１の応答遅れに伴なう誤差を含むことなく正確な電流
比ｉ、／ｉ２及びｉ２／ｉ８を求めることができ、正し
い校正を行なうことができる。
′ 「第２発明の実施例」
この出願の第２発明では第２図に示すように、例えば第
２基準電流源２と第３基準電流源３１＝電流補正手段を
構成するＤＡ変換器１７と１８を設け、このＤＡ変換器
１７と１８Ｃ：それぞれ修正データを与えること（：よ
って修正電流ｉ４及びｉ５を与え、この修正電流ｉ４及
びｉ５を与えることによって電流比”１／ （”２ ＋
’４）！＝Ａ及び（ｉ１１＋”４）／（ｉｓ＋１ｓ）
＝Ｂが満されるよう≦：ｉ４とｉ、を設定するよう３ユ
構成したものである。
２基準電流源２と第３基準電流源３１＝電流補正手段を
構成するＤＡ変換器１７と１８を設け、このＤＡ変換器
１７と１８Ｃ：それぞれ修正データを与えること（：よ
って修正電流ｉ４及びｉ５を与え、この修正電流ｉ４及
びｉ５を与えることによって電流比”１／ （”２ ＋
’４）！＝Ａ及び（ｉ１１＋”４）／（ｉｓ＋１ｓ）
＝Ｂが満されるよう≦：ｉ４とｉ、を設定するよう３ユ
構成したものである。
尚校正モード時に第１基準電流源１の電流１１を互Ｃ；
異なる所定時間で二回積分し、その積分電圧がそれぞれ
ゼロに戻るまで第２基準電流源２の電流１２を積分し、
この第２基準電流源２の基準電流１２を積分している二
つの時間をカクンタ１２１；よって求め、この二つの時
間値の差を求める手段と、この差の時間値と第１基準電
流を積分している時間との比を求める手段と、 時間の比が予め規定した値と一致しているか否かを判定
し、不一致の場合規定値からのずれ量を求める手段はマ
イクロコンピュータから成る制御器６（：よって構成さ
れる。
異なる所定時間で二回積分し、その積分電圧がそれぞれ
ゼロに戻るまで第２基準電流源２の電流１２を積分し、
この第２基準電流源２の基準電流１２を積分している二
つの時間をカクンタ１２１；よって求め、この二つの時
間値の差を求める手段と、この差の時間値と第１基準電
流を積分している時間との比を求める手段と、 時間の比が予め規定した値と一致しているか否かを判定
し、不一致の場合規定値からのずれ量を求める手段はマ
イクロコンピュータから成る制御器６（：よって構成さ
れる。
つま°り二回の校正用ＡＤ変換動作（ユよって実際の電
流比ｉ１／ｉ２及び１２／’ｓを求め、この実際の電流
比ζ；よって規定値Ａ及びＢからのずれ量を求め、その
ずれを修正する値を制御器６（；よって算出し、その算
出した値’＆ＤＡ変換器１７及び１８Ｌ；与え、そのＤ
Ａ変換出力を抵抗器１，９及び２０を通じて第２基準電
流源２及び第３基皐電流源３の電流１２と１８に加えて
校正する。
流比ｉ１／ｉ２及び１２／’ｓを求め、この実際の電流
比ζ；よって規定値Ａ及びＢからのずれ量を求め、その
ずれを修正する値を制御器６（；よって算出し、その算
出した値’＆ＤＡ変換器１７及び１８Ｌ；与え、そのＤ
Ａ変換出力を抵抗器１，９及び２０を通じて第２基準電
流源２及び第３基皐電流源３の電流１２と１８に加えて
校正する。
このよう（−構成することによって例えば使用開始毎Ｃ
；校正モードで動作させ、この校正モード（−おいて校
正値をＤＡ変換器１７と１８Ｃ与えて校正すること（：
より、常に正しいＡＤ変換を行なうことができる。
；校正モードで動作させ、この校正モード（−おいて校
正値をＤＡ変換器１７と１８Ｃ与えて校正すること（：
より、常に正しいＡＤ変換を行なうことができる。
「発明の効果」
上述したようＣ二この出願の第１発明（−よれば電圧比
較器１１の応答遅れＣ二伴なって発生する誤差を除去し
た正しい校正を行なうことができる。
較器１１の応答遅れＣ二伴なって発生する誤差を除去し
た正しい校正を行なうことができる。
またこの出願の第２発明Ｃ二よれば電圧比較器１１の応
答遅れ（−よって発生する誤差を除去した正しい校正を
自動的に行なうことができる。よって常Ｃ：正しいＡＤ
変換動作を行なうＡＤ変換器を提供できる。
答遅れ（−よって発生する誤差を除去した正しい校正を
自動的に行なうことができる。よって常Ｃ：正しいＡＤ
変換動作を行なうＡＤ変換器を提供できる。
第１図はこの出願の第１発明の詳細な説明するための波
形図、第２図はこの出願の第２発明の詳細な説明するた
めのブロック図、第３図は従来技術を説明゛するための
ブロック図、第４図及び第５図は従来の積分形ＡＤ変換
器の動作を説明するための波形図である。 １：第１基準電流源、２：第２基準電流源、３：第３基
準電流源、４：アナログ積分器、５：切替回路、５Ａ：
スイッチ駆動回路、６：制御器、７：ＲＯＭ、８：ＲＡ
Ｍ、９：クロックパルス源、１１：電圧比較器、１２：
カクンタ、１７ 、１８ ：電流補正手段を構成するＤ
Ａ変換器。 特許出願人 タケダ理研工業株式会社代 理 人
草 野 卓ｉｌ 口 オ ５回
形図、第２図はこの出願の第２発明の詳細な説明するた
めのブロック図、第３図は従来技術を説明゛するための
ブロック図、第４図及び第５図は従来の積分形ＡＤ変換
器の動作を説明するための波形図である。 １：第１基準電流源、２：第２基準電流源、３：第３基
準電流源、４：アナログ積分器、５：切替回路、５Ａ：
スイッチ駆動回路、６：制御器、７：ＲＯＭ、８：ＲＡ
Ｍ、９：クロックパルス源、１１：電圧比較器、１２：
カクンタ、１７ 、１８ ：電流補正手段を構成するＤ
Ａ変換器。 特許出願人 タケダ理研工業株式会社代 理 人
草 野 卓ｉｌ 口 オ ５回
Claims (2)
- （１）Ａ、少なくとも第１基準電流源及びこの第１基準
電流源と極性を異にし電流値が第１基準電流源の電流値
より小さい値に設定された第２基準電流源を有し、これ
ら二つの基準電流源から出力される第１基準電流及び第
２基準電流によって被測定信号の積分値に対し第２積分
及び第３積分を行ない、第２積分時間値と第３積分時間
値によって被測定信号の量をディジタル値に変換する構
造の積分形ＡＤ変換器において、 Ｂ、校正モード時に上記第１基準電流源の電流を互に異
なる所定時間で二回積分し、その積分電圧がそれぞれゼ
ロに戻るまで上記第２基準電流源の電流を積分し、この
第２基準電流源の基準電流を積分している二つの時間を
求め、この二つの時間値の差の値から誤差を含まない真
のＡＤ変換値を求め、この真のＡＤ変換値と上記第１基
準電流を積分している時間との比から上記第１基準電流
値と第２基準電流値の比を求め、この電流値の比が所定
値となるように上記第１基準電流と第２基準電流の値を
修正し正しいＡＤ変換を行なうことができるようにした
積分形ＡＤ変換器の校正方法。 - （２）Ａ、少なくとも第１基準電流源及びこの第１基準
電流源と極性を異にし電流値が第１基準電流源の電流値
より小さい値に設定された第２基準電流源を有し、これ
ら二つの基準電流源から出力される第１基準電流及び第
２基準電流によって被測定信号の積分値に対し第２積分
及び第３積分を行ない、第２積分時間値と第３積分時間
値によって被測定信号の量をディジタル値に変換する構
造の積分形ＡＤ変換器において、 Ｂ、校正モード時に上記第１基準電流源の電流を互に異
なる所定時間で二回積分し、その積分電圧がそれぞれゼ
ロに戻るまで上記第２基準電流源の電流を積分し、この
第２基準電流源の基準電流を積分している二つの時間を
求め、この二つの時間値の差を求める手段と、Ｃ、この
差の時間値と第１基準電流を積分している時間との比を
求める手段と、 Ｄ、時間の比が予め規定した値と一致しているか否かを
判定し、不一致の場合規定値からのずれ量を求める手段
と、 Ｅ、このずれ量から上記第２基準電流源の電流値を修正
し、上記時間の比が規定値となるように校正する電流補
正手段と、 を具備して成る積分形ＡＤ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7208085A JPS61230521A (ja) | 1985-04-05 | 1985-04-05 | 積分形ａｄ変換器の校正方法及びこの校正方法を用いた積分形ａｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7208085A JPS61230521A (ja) | 1985-04-05 | 1985-04-05 | 積分形ａｄ変換器の校正方法及びこの校正方法を用いた積分形ａｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61230521A true JPS61230521A (ja) | 1986-10-14 |
| JPH0253975B2 JPH0253975B2 (ja) | 1990-11-20 |
Family
ID=13479074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7208085A Granted JPS61230521A (ja) | 1985-04-05 | 1985-04-05 | 積分形ａｄ変換器の校正方法及びこの校正方法を用いた積分形ａｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61230521A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01282927A (ja) * | 1988-05-09 | 1989-11-14 | Yokogawa Electric Corp | Ａ／ｄ変換器 |
| JP2009124392A (ja) * | 2007-11-14 | 2009-06-04 | Tanita Corp | Ａｄ変換器及び秤 |
-
1985
- 1985-04-05 JP JP7208085A patent/JPS61230521A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01282927A (ja) * | 1988-05-09 | 1989-11-14 | Yokogawa Electric Corp | Ａ／ｄ変換器 |
| JP2009124392A (ja) * | 2007-11-14 | 2009-06-04 | Tanita Corp | Ａｄ変換器及び秤 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0253975B2 (ja) | 1990-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5101206A (en) | Integrating analog to digital converter | |
| JPS5948571B2 (ja) | アナログデジタル変換装置 | |
| JPS6219094B2 (ja) | ||
| US4395701A (en) | High speed integrating analog-to-digital converter | |
| JPS5815982B2 (ja) | アナログ↓−デジタル変換回路 | |
| US4568913A (en) | High speed integrating analog-to-digital converter | |
| US4337456A (en) | Analog to digital converter with offset error correction | |
| JPS61230521A (ja) | 積分形ａｄ変換器の校正方法及びこの校正方法を用いた積分形ａｄ変換器 | |
| US4901078A (en) | Variable duty cycle window detecting analog to digital converter | |
| JP2776598B2 (ja) | アナログ‐ディジタル変換器 | |
| JPS6255735B2 (ja) | ||
| US4633221A (en) | Dual slope analog-to-digital converter with automatic, short cycle range determination | |
| JPS6141918A (ja) | フライングキヤパシタ・マルチプレクサ回路用誤差補正装置 | |
| JPH057781Y2 (ja) | ||
| JPS636889Y2 (ja) | ||
| JPS5948572B2 (ja) | アナログデジタル変換装置 | |
| SU1654657A1 (ru) | Устройство дл коррекции погрешностей измерений | |
| JPH01227525A (ja) | Ｄ／ａ変換装置 | |
| JPH0758911B2 (ja) | 積分型ａ／ｄ変換器 | |
| SU1251327A1 (ru) | Способ аналого-цифрового преобразовани и устройство дл его осуществлени | |
| SU789767A1 (ru) | Цифровой измерительный неуравновешанный мост | |
| SU1234730A1 (ru) | Многоканальный цифровой термометр | |
| JPH0754911B2 (ja) | Ａ／ｄ変換器 | |
| JPH0786948A (ja) | アナログ−ディジタル変換器 | |
| JPH055514Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |