JPS61240697A - 多層セラミツク回路基板の製造方法 - Google Patents
多層セラミツク回路基板の製造方法Info
- Publication number
- JPS61240697A JPS61240697A JP8186185A JP8186185A JPS61240697A JP S61240697 A JPS61240697 A JP S61240697A JP 8186185 A JP8186185 A JP 8186185A JP 8186185 A JP8186185 A JP 8186185A JP S61240697 A JPS61240697 A JP S61240697A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- lead
- ceramic circuit
- green sheets
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laminated Bodies (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
複数個の１□Ｓ■チツプを装着したセラミック回路基板
は厖大なリードピンを備えた多層基板から構成されてい
る。
は厖大なリードピンを備えた多層基板から構成されてい
る。
本発明は多数のグリンシートを積層する段階でリードピ
ンを挿入し、焼成過程で一体化する製造方法を提供する
ものである。
ンを挿入し、焼成過程で一体化する製造方法を提供する
ものである。
本発明はセラミック回路基板の新しい製造方法に関する
。
。
大量の情報を高速に処理する方法として情報処理装置の
主体を占める半導体装置は高密度実装が進んでいる。
主体を占める半導体装置は高密度実装が進んでいる。
すなわら従来はＩＣ，ＬＳＩなどの半導体装置はハーメ
チックシールパッケージ或いは樹脂パッケージなど個々
に外装された半導体部品をプリント配線基板に装着する
実装形態がとられていたが、最近はバノシヘーション技
術の進歩とも相まって複数個の半導体素子を千ノブの形
でセラミック回路基板に装着し、これをプリント配線基
板に装着すると云う二段構えの実装形態がとられている
。
チックシールパッケージ或いは樹脂パッケージなど個々
に外装された半導体部品をプリント配線基板に装着する
実装形態がとられていたが、最近はバノシヘーション技
術の進歩とも相まって複数個の半導体素子を千ノブの形
でセラミック回路基板に装着し、これをプリント配線基
板に装着すると云う二段構えの実装形態がとられている
。
この場合、複数個のＬＳＩチップはフリソブチ。
プボンディングなどの形で回路基板に装着するが、端子
数が厖大となるので回路基板は多層配線構造をとり、ま
た回路基板の背面には数多くのり−１ビンを倫え、プリ
ント配線基板のスルーホールに装着可能な構造をとって
いる。
数が厖大となるので回路基板は多層配線構造をとり、ま
た回路基板の背面には数多くのり−１ビンを倫え、プリ
ント配線基板のスルーホールに装着可能な構造をとって
いる。
チップの形態をとるＩＣ，ＬＳＩなどの半導体素子を高
密度実装するのに使用される回路基板にはガラスセラミ
ック或いはセラミックからなる多層基板が使用されてい
る。
密度実装するのに使用される回路基板にはガラスセラミ
ック或いはセラミックからなる多層基板が使用されてい
る。
ここでガラスセラミックを用いた多層セラミック基板に
ついて従来の製造方法を説明すると次ぎのようになる。
ついて従来の製造方法を説明すると次ぎのようになる。
アルミナ粉末３０重量％、硼硅酸ガラス粉末３０重量％
１石英ガラス粉末３０重量％、アクリル樹脂系バインダ
１０重■％からなる混合物をエチレングリコールモノエ
チルエーテル（セロソルブ）などの溶剤を用いて混練し
て泥脩状のスラリーを作り、これをドクターブレード法
を用いて例えば大きさが１５０ ｔｓ璽角、厚さが０．
３ｍｍのグリンシートを数多く作る。
１石英ガラス粉末３０重量％、アクリル樹脂系バインダ
１０重■％からなる混合物をエチレングリコールモノエ
チルエーテル（セロソルブ）などの溶剤を用いて混練し
て泥脩状のスラリーを作り、これをドクターブレード法
を用いて例えば大きさが１５０ ｔｓ璽角、厚さが０．
３ｍｍのグリンシートを数多く作る。
これに打抜きプレスを用いてバイアホール用の穴を開け
た後、例えば銅（Ｃｕ）ペーストをスクリーン印刷して
配線パターンを形成すると共にバイアポールを埋める。
た後、例えば銅（Ｃｕ）ペーストをスクリーン印刷して
配線パターンを形成すると共にバイアポールを埋める。
またリートピンの埋め込みが行われる部分のグリンシー
トには打ち抜きプレスを用いて、１．４ｍｍピンチで直
径が０．６關の穴を開けておく。
トには打ち抜きプレスを用いて、１．４ｍｍピンチで直
径が０．６關の穴を開けておく。
この理由はセラミック回路基板に設けるリー］゛ピンは
直径が０．５１でこれが１．２５１ピンチでマトリック
ス状に配列して形成されるが、グリンシートの焼成段階
で約１５％の収縮があることによる。
直径が０．５１でこれが１．２５１ピンチでマトリック
ス状に配列して形成されるが、グリンシートの焼成段階
で約１５％の収縮があることによる。
このようにして作ったグリンシートはリードピン挿入用
の多数の突起を備えた金型の上に、まずリードビン挿入
穴が穴開けされている複数枚のグリンシートを位置合わ
セして順次積み重ね、次ぎに配線パターンがスクリーン
印刷されているグリンシートを順次位置決めしながら積
層する。
の多数の突起を備えた金型の上に、まずリードビン挿入
穴が穴開けされている複数枚のグリンシートを位置合わ
セして順次積み重ね、次ぎに配線パターンがスクリーン
印刷されているグリンシートを順次位置決めしながら積
層する。
そして上下からプレスして積層しであるグリンシートを
一体化し、これを窒素（Ｎ２）などの不活性雰囲気中で
約１０００℃の高温で焼成して多層基板ができあがる。
一体化し、これを窒素（Ｎ２）などの不活性雰囲気中で
約１０００℃の高温で焼成して多層基板ができあがる。
３ ・
次ぎにスクリーン印刷法で基板の裏面に形成されている
リードビン挿入穴に半田ペーストを埋め込んだ後、リー
ドビンを挿入し、これを約２５０°６１１０分程度の熱
処理を行って固定することにより多層セラミック回路基
板が完成していた。
リードビン挿入穴に半田ペーストを埋め込んだ後、リー
ドビンを挿入し、これを約２５０°６１１０分程度の熱
処理を行って固定することにより多層セラミック回路基
板が完成していた。
然し、このような製造工程で製造した基板はリードビン
の数が移しく多いため非常に高価なものとなる。
の数が移しく多いため非常に高価なものとなる。
すなわちこの実施例の場合、リードビンは１．２５酊ピ
ツチでマトリックス状に設けられるので、例えば５０１
角の基板スペースを考えても１６００本のリードビンが
必要であり、この挿着のために多大の工数を要し、この
改良が要望されていた。
ツチでマトリックス状に設けられるので、例えば５０１
角の基板スペースを考えても１６００本のリードビンが
必要であり、この挿着のために多大の工数を要し、この
改良が要望されていた。
以」二説明したように複数個のＩＣチップを挿着する多
層セラミック回路基板は厖大なリードビンを備えている
ために高価であり、コスト低減のために如何にして工数
低減を図るかが問題である。
層セラミック回路基板は厖大なリードビンを備えている
ために高価であり、コスト低減のために如何にして工数
低減を図るかが問題である。
上記の問題はピン立て位置を穴開けした金型の各穴にリ
ードビンを挿入し、予めビン立て位置を穴あけした複数
枚のグリンシーＩ・を該り−トピンに挿入すると共に該
グリシジ−１・に位置合わせして配線パターンを印刷し
た複数枚のグリンシートを積層してプレスし、焼成して
一体化することを特徴とする多層セラミック回路基板の
製造方法をとることにより解決することができる。
ードビンを挿入し、予めビン立て位置を穴あけした複数
枚のグリンシーＩ・を該り−トピンに挿入すると共に該
グリシジ−１・に位置合わせして配線パターンを印刷し
た複数枚のグリンシートを積層してプレスし、焼成して
一体化することを特徴とする多層セラミック回路基板の
製造方法をとることにより解決することができる。
本発明は従来の高温焼成してできたセラミック多層基板
のビン立て穴に半田ペーストを注入し、この穴にリート
ビンを挿入して後、熱処理して穴の底に設けられている
バイアホールの金属と溶着させることにより固定するビ
ン立て工程を改め、グリンシート積層工程でリードビン
を挿入するものであって、高温焼成の際に生ずる収縮を
利用して固定するものである。
のビン立て穴に半田ペーストを注入し、この穴にリート
ビンを挿入して後、熱処理して穴の底に設けられている
バイアホールの金属と溶着させることにより固定するビ
ン立て工程を改め、グリンシート積層工程でリードビン
を挿入するものであって、高温焼成の際に生ずる収縮を
利用して固定するものである。
なおこの高温焼成の段階でリードビンはハイアポールの
導体ペーストと溶着して導通が確保される。
導体ペーストと溶着して導通が確保される。
図（Ａ）は本発明に係るグリンシートの積層状態を示す
断面図、また同図（Ｂ）は金型のピン立て状態を示す平
面図である。
断面図、また同図（Ｂ）は金型のピン立て状態を示す平
面図である。
本発明に係る製造方法は積層したグリンシートへのピン
立て方法が異なるだけで、グリンシートの製造方法は従
来と変わらない。
立て方法が異なるだけで、グリンシートの製造方法は従
来と変わらない。
本発明は金型１に直径が０．５ ｕｓ、深さ３賞口の穴
２を７トリソクス状に設ける。
２を７トリソクス状に設ける。
ここで本実施例の場合、穴２は１．２５ｍ１ピンチで設
けてあり、穴２は放電加工或いはボール盤を用いた切削
加工で開けられている。
けてあり、穴２は放電加工或いはボール盤を用いた切削
加工で開けられている。
この穴に径０．５貫１．長さ４１１ｍのニッケル（Ｎｉ
）製のリードビン３を挿入しておく。
）製のリードビン３を挿入しておく。
かかる金型１に先に打ち抜きプレスを用いてビン挿入穴
を穴開けしである１５０龍角、 ０．３ ｍｍ厚のグリ
ンシート４を複数枚（この場合３枚）積層し、次ぎに上
側に配線パターンをスクリーン印刷すると共にバイアホ
ール５を埋めたグリンシート６を複数枚（この場合７枚
）正確に位置合わせして積層する。
を穴開けしである１５０龍角、 ０．３ ｍｍ厚のグリ
ンシート４を複数枚（この場合３枚）積層し、次ぎに上
側に配線パターンをスクリーン印刷すると共にバイアホ
ール５を埋めたグリンシート６を複数枚（この場合７枚
）正確に位置合わせして積層する。
次ぎにこの積層したグリンシートの上に平坦な金型を置
き下の金型１とを加圧圧縮して一体化する。
き下の金型１とを加圧圧縮して一体化する。
ここでリードビン３は最下段のグリンシート６に設けで
あるバイアボール５のＣｕ配線パターンと接合している
。
あるバイアボール５のＣｕ配線パターンと接合している
。
一体化したリートピン付きグリンシートは酸化を防くた
めに湿潤したＮ２雰囲気中で１０１０°０１８時間程度
の焼成を行うことにより、リードビン付き多層セラミッ
ク回路基板を得ることができる。
めに湿潤したＮ２雰囲気中で１０１０°０１８時間程度
の焼成を行うことにより、リードビン付き多層セラミッ
ク回路基板を得ることができる。
以上説明したようにグリンシートの焼成工程を利用して
ビン立てを行うため、ビン立て工数の削減が可能となり
、コストダウンが達成される。
ビン立てを行うため、ビン立て工数の削減が可能となり
、コストダウンが達成される。
図（Ａ）はグリンシートの積層状態を示す断面図、
図（Ｂ）は金型のビン立て状態を示す平面図、である。
図において、
１は金型、 ２は穴、
３ばリードビン、 ４，６はグリンシート、５は
バイアホール、 である。 へ゛１ア庄、−ル ／Ｓ ７’ｊ−＞シート／１才輯゛着床（井１ｔイ？ｆ述午面
テｍ４型のビシ立て扶勲ン示澤乎酊酊 手続補正書（旅）
バイアホール、 である。 へ゛１ア庄、−ル ／Ｓ ７’ｊ−＞シート／１才輯゛着床（井１ｔイ？ｆ述午面
テｍ４型のビシ立て扶勲ン示澤乎酊酊 手続補正書（旅）
Claims (1)
- ピン立て位置を穴開けした金型（１）の各穴（２）に
リードピン（３）を挿入し、予めピン立て位置を穴開け
した複数枚のグリンシート（４）を該リードピンに挿入
すると共に該グリンシートに位置合わせして配線パター
ンを印刷した複数枚のグリンシート（６）を積層してプ
レスし、焼成して一体化することを特徴とする多層セラ
ミック回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8186185A JPS61240697A (ja) | 1985-04-17 | 1985-04-17 | 多層セラミツク回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8186185A JPS61240697A (ja) | 1985-04-17 | 1985-04-17 | 多層セラミツク回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61240697A true JPS61240697A (ja) | 1986-10-25 |
Family
ID=13758262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8186185A Pending JPS61240697A (ja) | 1985-04-17 | 1985-04-17 | 多層セラミツク回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61240697A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01128802A (ja) * | 1987-11-13 | 1989-05-22 | Ngk Insulators Ltd | グリーンシートの供給方法及び供給装置 |
-
1985
- 1985-04-17 JP JP8186185A patent/JPS61240697A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01128802A (ja) * | 1987-11-13 | 1989-05-22 | Ngk Insulators Ltd | グリーンシートの供給方法及び供給装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0043029B1 (en) | Sintered multi-layer ceramic substrate and method of making same | |
| Blodgett | A multilayer ceramic multichip module | |
| US5404044A (en) | Parallel process interposer (PPI) | |
| JPH04263486A (ja) | 焼結導体配線基板とその製造方法 | |
| JPS63128699A (ja) | 感光性ガラス−セラミツク多層配線基板 | |
| CN100423252C (zh) | 低外形集成模块互连 | |
| US4336088A (en) | Method of fabricating an improved multi-layer ceramic substrate | |
| JPS6171656A (ja) | マイクロエレクトロニクス・モジユール及びその製造方法 | |
| US6776862B2 (en) | Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board | |
| JPH10326951A (ja) | 配線基板 | |
| KR100748238B1 (ko) | 무수축 세라믹 기판 및 그 제조방법 | |
| JP2010038899A (ja) | セラミックプローブカードの製造方法 | |
| JPH0234461B2 (ja) | ||
| JPS6286898A (ja) | 多層セラミツク基板のリ−ドピン装着方法 | |
| JPH0722730A (ja) | 複合電子部品 | |
| JPH025027B2 (ja) | ||
| JPH05226506A (ja) | 表面実装型複合部品及びその製造方法 | |
| JPS61107790A (ja) | 多層セラミツク回路基板の製法 | |
| JPS6273697A (ja) | 多層セラミツク回路基板の製造方法 | |
| JP2001015930A (ja) | 多層配線基板およびその製造方法 | |
| De Miranda et al. | Lead Forming and Outer Lead Bond Pattern Design for Tape-Bonded Hybrids | |
| JPS61239943A (ja) | グリンシ−ト積層用金型の製造方法 | |
| JP2001339160A (ja) | セラミック多層配線基板の製造方法 | |
| JP3015504B2 (ja) | 半導体装置 | |
| JPS62155593A (ja) | セラミツク多層基板 |