JPS6124235A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6124235A JPS6124235A JP59145562A JP14556284A JPS6124235A JP S6124235 A JPS6124235 A JP S6124235A JP 59145562 A JP59145562 A JP 59145562A JP 14556284 A JP14556284 A JP 14556284A JP S6124235 A JPS6124235 A JP S6124235A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polyimide film
- photoresist
- silicon nitride
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は半導体装置の絶縁膜にコンタクトホールなどの
パターンを形成する方法に関する。
パターンを形成する方法に関する。
従来半導体集積回路などの絶縁膜に絶縁性や耐熱性に優
れるポリイミド樹脂が用いられ、微細なエツチング加工
が要求されている。例えばポリイミド膜にコンタクトホ
ールのようなパターンヲ形成するためには従来第５図〜
第７図に示す方法がとられている。まず半導体基板１を
ポリイミド膜２で覆い、この上にフォトレジストパター
ン３を設け、開口部４を形成する（第５図）。次にフォ
トレジスト３をマスクとして水加ヒドラジンを用いてフ
ォトレジスト開口部４のポリイミド膜２をエツチングし
く第６図）、しかる後フォトレジストパターン３を除去
する（第７図）ことにより行われていた。
れるポリイミド樹脂が用いられ、微細なエツチング加工
が要求されている。例えばポリイミド膜にコンタクトホ
ールのようなパターンヲ形成するためには従来第５図〜
第７図に示す方法がとられている。まず半導体基板１を
ポリイミド膜２で覆い、この上にフォトレジストパター
ン３を設け、開口部４を形成する（第５図）。次にフォ
トレジスト３をマスクとして水加ヒドラジンを用いてフ
ォトレジスト開口部４のポリイミド膜２をエツチングし
く第６図）、しかる後フォトレジストパターン３を除去
する（第７図）ことにより行われていた。
しかしながらポリイミド膜のエツチング液として使用さ
れろ水加ヒドラジンは爆発性および引火性を有し、人体
に対して有害な物質であるから取り扱いに問題があるこ
と、またポリイミド膜のエツチング速度の再現性に乏し
く、ポジレジストを溶解するために例えば第６図のよう
にサイドエッチ量が大きく、とくにポジレジストを用い
た場合はとくに微細なコンタクトホールをポリイミド膜
に形成することが困難であるという欠点をもっている。
れろ水加ヒドラジンは爆発性および引火性を有し、人体
に対して有害な物質であるから取り扱いに問題があるこ
と、またポリイミド膜のエツチング速度の再現性に乏し
く、ポジレジストを溶解するために例えば第６図のよう
にサイドエッチ量が大きく、とくにポジレジストを用い
た場合はとくに微細なコンタクトホールをポリイミド膜
に形成することが困難であるという欠点をもっている。
本゛発明の目的は上述の欠点を除去し、ポリイミド膜に
パターンを再現性よ（形成するエツチング方法を提供す
ることにある。
パターンを再現性よ（形成するエツチング方法を提供す
ることにある。
本発明はプラズマドライエツチング法を用いてポリイミ
ド膜上に耐酸素プラズマ性の物質をマスク材として設け
、このマスク材のフォトエツチング用フォトレジストの
除去とポリイミド膜のエツチングを酸素プラズマにより
同時に行った後、ポリイミド膜上に残ったマスク材を除
去することにより、ポリイミド膜にパターンを形成する
法である。
ド膜上に耐酸素プラズマ性の物質をマスク材として設け
、このマスク材のフォトエツチング用フォトレジストの
除去とポリイミド膜のエツチングを酸素プラズマにより
同時に行った後、ポリイミド膜上に残ったマスク材を除
去することにより、ポリイミド膜にパターンを形成する
法である。
以下本発明を実施例に基づき説明する。
第１図から第４図は本発−明の方法によりポリイミド膜
にコンタクトホールな形成する手順を説明するための工
程断面図であり、第５図〜第７図と共通部分は同一符号
で示しである。
にコンタクトホールな形成する手順を説明するための工
程断面図であり、第５図〜第７図と共通部分は同一符号
で示しである。
第１図は基板１の上にポリイミド膜２を回転塗布法によ
り３μｍの厚さに塗布し、３５０℃１時間熱処理した後
、プラズマＣＶＤ法を用いて０．２μｍ厚さの窒化シリ
コン膜５を被着し、さらに１μｍ膜厚のフォトレジスト
３を塗布して４μｍ角の開口部４を形成する工程、第２
図はフォトレジスト３をマスクとしてポリイミド膜２の
マスク材となる窒化シリコン膜５を４％酸素混合フレオ
ンガスで平行平板形ドライエツチング装置により、真空
度０．４ｔｏｒｒ、ＲＦパワー２００Ｗの条件の下に２
分間プラズマエツチングし、フォトレジスト開口部４の
窒化シリコン膜５を除去し、ポリイミド膜２を露出させ
る工程、第３図は露出したポリイミド膜２と窒化シリコ
ン膜５上のフォトレジスト３を酸素ガスを用い真空度０
．５ｔｏｒｒ、 ＲＦパワー２００ Ｗの条件でプラズ
マエツチングを施して除去する工程、第４図はポリイミ
ド膜２の上に残った窒化シリコン膜５を４％酸素混合フ
レオンガスにより真空度０．４ｔｏｒｒ、 ＲＦパワー
２００Ｗで４分間プラズマエツチングし除去する工程で
ある。以上第１図〜第４図が本発明に必要な製造工程で
あり、この結果第４図のコンタクトホール６が本実施例
の場合４〜４．４μｍ角に精度よ（形成される。
り３μｍの厚さに塗布し、３５０℃１時間熱処理した後
、プラズマＣＶＤ法を用いて０．２μｍ厚さの窒化シリ
コン膜５を被着し、さらに１μｍ膜厚のフォトレジスト
３を塗布して４μｍ角の開口部４を形成する工程、第２
図はフォトレジスト３をマスクとしてポリイミド膜２の
マスク材となる窒化シリコン膜５を４％酸素混合フレオ
ンガスで平行平板形ドライエツチング装置により、真空
度０．４ｔｏｒｒ、ＲＦパワー２００Ｗの条件の下に２
分間プラズマエツチングし、フォトレジスト開口部４の
窒化シリコン膜５を除去し、ポリイミド膜２を露出させ
る工程、第３図は露出したポリイミド膜２と窒化シリコ
ン膜５上のフォトレジスト３を酸素ガスを用い真空度０
．５ｔｏｒｒ、 ＲＦパワー２００ Ｗの条件でプラズ
マエツチングを施して除去する工程、第４図はポリイミ
ド膜２の上に残った窒化シリコン膜５を４％酸素混合フ
レオンガスにより真空度０．４ｔｏｒｒ、 ＲＦパワー
２００Ｗで４分間プラズマエツチングし除去する工程で
ある。以上第１図〜第４図が本発明に必要な製造工程で
あり、この結果第４図のコンタクトホール６が本実施例
の場合４〜４．４μｍ角に精度よ（形成される。
なお上記過程の酸素プラズマでレジスト３とポリイミド
膜２を同時に除去するときにポリイミド膜上にはマスク
材として耐酸素プラズマ性物質が用いられなければなら
ず本実施例では窒化シリコン膜としたが、その他に例え
ばポリシリコンやモリブデンなどを用いても同様な効果
が得られる。
膜２を同時に除去するときにポリイミド膜上にはマスク
材として耐酸素プラズマ性物質が用いられなければなら
ず本実施例では窒化シリコン膜としたが、その他に例え
ばポリシリコンやモリブデンなどを用いても同様な効果
が得られる。
以上実施例で説明したように、半導体集積回路などの絶
縁膜にコンタクトホールなどのパターンを形成するに際
して、従来ポリイミド膜に設けられたフォトレジストの
開口部から水加ヒドラジンを用いて、ウェットエツチン
グによりポリイミド膜にコンタクトホールを形成してい
たのに対して、本発明によれは、プラズマドライエツチ
ング法を用い、ポリイミド膜とフォトレジストの間に耐
酸素プラズマ性の例えば窒化シリコン膜を介在させ、レ
ジストの開口部から窒化シリコン膜をエツチングした後
、ポリイミド膜とレジスト膜を同時に酸素プラズマエツ
チングするが、このとき窒化シリコン膜は酸素プラズマ
エツチングされないために、コンタクトホールはサイド
エッチが進むことなく精度よく形成される。しかも本発
明では従来のように人体に有害で取扱上危険性の伴う水
加ヒドラジンを用いることがないから安全性が確保され
、使用するフォトレジストはネガタイプ、ポジタイプの
いずれでもよいという利点もある。
縁膜にコンタクトホールなどのパターンを形成するに際
して、従来ポリイミド膜に設けられたフォトレジストの
開口部から水加ヒドラジンを用いて、ウェットエツチン
グによりポリイミド膜にコンタクトホールを形成してい
たのに対して、本発明によれは、プラズマドライエツチ
ング法を用い、ポリイミド膜とフォトレジストの間に耐
酸素プラズマ性の例えば窒化シリコン膜を介在させ、レ
ジストの開口部から窒化シリコン膜をエツチングした後
、ポリイミド膜とレジスト膜を同時に酸素プラズマエツ
チングするが、このとき窒化シリコン膜は酸素プラズマ
エツチングされないために、コンタクトホールはサイド
エッチが進むことなく精度よく形成される。しかも本発
明では従来のように人体に有害で取扱上危険性の伴う水
加ヒドラジンを用いることがないから安全性が確保され
、使用するフォトレジストはネガタイプ、ポジタイプの
いずれでもよいという利点もある。
第１図ないし第４図は本発明による方法の工程順を示し
た半導体素子の断面図、第５図ないし第７図は従来方法
による工程順を示した半導体素子の断面図である。 １・・・半導体基板、２・・・ポリイミド膜、３・・・
フォトレジスト、４・・・開口部、５・・・窒化シリコ
ン膜。 ６・・・コンタクトホール。 第１図 第２図 第３図 第４図
た半導体素子の断面図、第５図ないし第７図は従来方法
による工程順を示した半導体素子の断面図である。 １・・・半導体基板、２・・・ポリイミド膜、３・・・
フォトレジスト、４・・・開口部、５・・・窒化シリコ
ン膜。 ６・・・コンタクトホール。 第１図 第２図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １）半導体基板上に設けたポリイミド膜にフォトレジス
トを塗布し、該フォトレジストを開口して開口部に相当
するポリイミド膜をエッチング除去するにあたり、ポリ
イミド膜とフォトレジスト膜との間に耐酸素プラズマ性
のマスク材を介在させてフォトレジスト膜を開口した後
マスク材をドライエッチングし、ついでポリイミド膜と
フォトレジスト膜を酸素プラズマにより同時にエッチン
グ除去し、しかる後マスク材をドライエッチング除去す
ることを特徴とする半導体装置の製造方法。 ２）特許請求の範囲第１項記載の方法において、マスク
材として窒化シリコン膜を用いることを特徴とする半導
体装置の製造方法。 ３）特許請求の範囲第１項記載の方法において、マスク
材としてポリシリコン膜を用いることを特徴とする半導
体装置の製造方法。 ４）特許請求の範囲第１項記載の方法において、マスク
材としてモリブデン膜を用いることを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59145562A JPS6124235A (ja) | 1984-07-13 | 1984-07-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59145562A JPS6124235A (ja) | 1984-07-13 | 1984-07-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6124235A true JPS6124235A (ja) | 1986-02-01 |
Family
ID=15388006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59145562A Pending JPS6124235A (ja) | 1984-07-13 | 1984-07-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6124235A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5972137A (ja) * | 1982-10-18 | 1984-04-24 | Oki Electric Ind Co Ltd | 微細パタ−ン形成方法 |
-
1984
- 1984-07-13 JP JP59145562A patent/JPS6124235A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5972137A (ja) * | 1982-10-18 | 1984-04-24 | Oki Electric Ind Co Ltd | 微細パタ−ン形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4428796A (en) | Adhesion bond-breaking of lift-off regions on semiconductor structures | |
| US3767490A (en) | Process for etching organic coating layers | |
| US4704188A (en) | Wet chemical etching of crxsiynz | |
| US4988403A (en) | Method of forming patterned silicone rubber layer | |
| JPS6022340A (ja) | 半導体装置の製造方法 | |
| JPS6124235A (ja) | 半導体装置の製造方法 | |
| JPH0281426A (ja) | 半導体装置の製造方法 | |
| JPH04250618A (ja) | 半導体装置の製造方法 | |
| JPH04179124A (ja) | 半導体装置の製造方法 | |
| JPS6354726A (ja) | レジスト膜のエツチング方法 | |
| JPS61281523A (ja) | コンタクト形成法 | |
| JPS6386434A (ja) | レジストパタ−ン形成方法 | |
| JPS5911630A (ja) | 半導体装置の製造方法 | |
| JPS59115542A (ja) | 半導体装置の製造方法 | |
| JPS5965435A (ja) | 微細パタ−ンの形成方法 | |
| JPH02199835A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04116954A (ja) | 半導体装置の製造方法 | |
| JPH0484430A (ja) | 半導体装置の製造方法 | |
| JPH0314260A (ja) | 半導体装置の製造方法 | |
| JPH0294439A (ja) | 半導体装置の製造方法 | |
| JPS60254731A (ja) | 半導体装置の製造方法 | |
| JPS59204240A (ja) | 半導体装置の保護膜の形成方法 | |
| JPH0348424A (ja) | 半導体装置の製造方法 | |
| JPS63155619A (ja) | 多層レジスト形成方法 | |
| JPS596560A (ja) | 半導体装置の製造方法 |