JPS60254731A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60254731A JPS60254731A JP59111411A JP11141184A JPS60254731A JP S60254731 A JPS60254731 A JP S60254731A JP 59111411 A JP59111411 A JP 59111411A JP 11141184 A JP11141184 A JP 11141184A JP S60254731 A JPS60254731 A JP S60254731A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- alumina layer
- resist
- oxide film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明は、アルミニウム電極のパターニングに係り、特
に酸化膜上に形成されるアルミニウム電極をドライエツ
チングによりパターニングする際。
に酸化膜上に形成されるアルミニウム電極をドライエツ
チングによりパターニングする際。
酸化膜を荒らさない半導体装置の製造方法に関するもの
である。
である。
（２） 発明の背景
プレーナトランジスタ等の半導体装置の製造上。
アルミニウム電極の加工やフォトレジストの除去にエツ
チングが繰返し行なわれる。通寓このエツチングは不要
のアルミニウムやフォトレジストを液体を用いて除去す
るウェットエツチングと不要のアルミニウムやフォトレ
ジストをフン化炭素等のガス中で、プラズマを用いて溶
かすドライエツチングがある。
チングが繰返し行なわれる。通寓このエツチングは不要
のアルミニウムやフォトレジストを液体を用いて除去す
るウェットエツチングと不要のアルミニウムやフォトレ
ジストをフン化炭素等のガス中で、プラズマを用いて溶
かすドライエツチングがある。
ドライエツチングは人手による薬品の純度等の管理が不
要で２作業工程を機械作業に置き換えることが簡単にで
きるので現在特に利用されている。
要で２作業工程を機械作業に置き換えることが簡単にで
きるので現在特に利用されている。
（３） 従来技術と問題点
第１図＋ａｌ〜ｔｃ）は半導体装置において、アルミニ
ウム電極をドラ・イエソチングにより加工する製造プロ
セスを示すものである。
ウム電極をドラ・イエソチングにより加工する製造プロ
セスを示すものである。
まず、同図（ａｌに示すようにシリコン（Ｓｔ）基板１
上に形成した酸化ケイ素（ＳｉＯ２）の酸化膜２と酸化
膜２の開口部２ａ上にアルミニウム（Ａβ）３を蒸着さ
せ、アルミニウム３上にアルミナ層４を自然酸化または
陽極酸化により形成し、さらにアルミナ層４上に電極と
して必要な部分のみレジスト５を塗布してアルミニウム
電極のパターニングを行う。次に同図（ｂ）に示すよう
に、レジスト５が塗布されていない部分のアルミナ層４
をドライエンチングにより除去する。さらに同図ｔｅｌ
に示すプロセスでレジストが塗布されていない部分のア
ルミニウム３をドライエツチングにより除去し。
上に形成した酸化ケイ素（ＳｉＯ２）の酸化膜２と酸化
膜２の開口部２ａ上にアルミニウム（Ａβ）３を蒸着さ
せ、アルミニウム３上にアルミナ層４を自然酸化または
陽極酸化により形成し、さらにアルミナ層４上に電極と
して必要な部分のみレジスト５を塗布してアルミニウム
電極のパターニングを行う。次に同図（ｂ）に示すよう
に、レジスト５が塗布されていない部分のアルミナ層４
をドライエンチングにより除去する。さらに同図ｔｅｌ
に示すプロセスでレジストが塗布されていない部分のア
ルミニウム３をドライエツチングにより除去し。
最後にレジスト５を除去する。
以上のようなプロセスにより酸化膜２および酸化膜２の
開口部にアルミニウム３の電極パターニングを行なって
いた。
開口部にアルミニウム３の電極パターニングを行なって
いた。
しかしながら、この際、ドライエツチングとしてリアク
ティブイオンエツチング（ＲＩＥ）を用いるため、アル
ミニウム３表面に形成されたアルミナ層４は同図（ｂ）
に示すように凹凸をもった段差のあるエツチングが行な
われる。
ティブイオンエツチング（ＲＩＥ）を用いるため、アル
ミニウム３表面に形成されたアルミナ層４は同図（ｂ）
に示すように凹凸をもった段差のあるエツチングが行な
われる。
さらにこの段差はアルミニウム３をエツチングする際、
絶縁層である酸化膜２まで影響し、同図（Ｃ）に示す様
に酸化膜２の表面に凹凸ができる。すなわち、ドライエ
ツチング前の酸化膜２は４０００人程の厚さであるが、
ドライエツチング後には凸部は約３０００人、凹部は約
１０００人の厚さとなる。この酸化膜２は半導体装置の
絶縁層であり、酸化膜２に凹凸が生じると凹部で絶縁不
良を起こし短絡の原因ともなる。
絶縁層である酸化膜２まで影響し、同図（Ｃ）に示す様
に酸化膜２の表面に凹凸ができる。すなわち、ドライエ
ツチング前の酸化膜２は４０００人程の厚さであるが、
ドライエツチング後には凸部は約３０００人、凹部は約
１０００人の厚さとなる。この酸化膜２は半導体装置の
絶縁層であり、酸化膜２に凹凸が生じると凹部で絶縁不
良を起こし短絡の原因ともなる。
また、酸化膜２に生じる凹部がシリコン基板１にまで達
することを少なくするためには、アルミニウム３のドラ
イエツチングの時間を微細に管理せねばならないという
欠点があった。
することを少なくするためには、アルミニウム３のドラ
イエツチングの時間を微細に管理せねばならないという
欠点があった。
（４） 発明の目的
本発明は、上述の従来の欠点に鑑み、アルミニウム表面
のアルミナ層をウェットエツチングにより完全に除去し
た後、ドライエツチングを行なうことにより酸化膜の表
明に凹凸が生じることのない半導体装置の製造方法を提
供することを目的とする。
のアルミナ層をウェットエツチングにより完全に除去し
た後、ドライエツチングを行なうことにより酸化膜の表
明に凹凸が生じることのない半導体装置の製造方法を提
供することを目的とする。
（５） 発明の要点
上記目的は１本発明によれば、半導体基板の表面に絶縁
膜を形成し、該絶縁膜上にアルミニウム層を形成する工
程と、該アルミニウム層上に所定のパターン膜を形成し
該パターン膜をマスクにしてアルミニウム層表面のアル
ミナ層をウェットエツチングによって完全に除去する工
程と、該パターン膜をマスクにしてアルミニウム層をド
ライエツチングによって除去する工程とよりなる半導体
装置の製造方法を提供することによって達成される。
膜を形成し、該絶縁膜上にアルミニウム層を形成する工
程と、該アルミニウム層上に所定のパターン膜を形成し
該パターン膜をマスクにしてアルミニウム層表面のアル
ミナ層をウェットエツチングによって完全に除去する工
程と、該パターン膜をマスクにしてアルミニウム層をド
ライエツチングによって除去する工程とよりなる半導体
装置の製造方法を提供することによって達成される。
（６） 発明の実施例
以下２本発明の実施例を添付図面にしたがって詳述する
。
。
第２図において、シリコン基板６上に形成した酸化膜７
及び酸化膜７の開口部８に、同図＋ａ）で示すプロセス
でアルミニウム９をたとえば１μｍ厚に蒸着させ、アル
ミニウム９上にアルミナ層１゜を自然酸化または陽極酸
化により形成する。さらにアルミナ層１０上に半導体装
置の電極として必要な部分のみレジスト１１を塗布する
。次に同図Ｔｂｌに示すプロセスで、酢酸とフン化アン
モニウムを用いたウェットエツチングによりレジスト１
１を塗布していない部分のアルミナ層１０を除去する。
及び酸化膜７の開口部８に、同図＋ａ）で示すプロセス
でアルミニウム９をたとえば１μｍ厚に蒸着させ、アル
ミニウム９上にアルミナ層１゜を自然酸化または陽極酸
化により形成する。さらにアルミナ層１０上に半導体装
置の電極として必要な部分のみレジスト１１を塗布する
。次に同図Ｔｂｌに示すプロセスで、酢酸とフン化アン
モニウムを用いたウェットエツチングによりレジスト１
１を塗布していない部分のアルミナ層１０を除去する。
この時アルミナ層１０を完全に除去するため。
有機アルカリ系またはリン酸を用いてウェットエツチン
グによりアルミニウム９の表面も厚さ１０００人〜２０
００人程度除去する。さらに同図（Ｃ１に示すプロセス
でレジスト１１が塗布されていない部分のアルミニウム
９をリアクティブイオンエツチングを用いたをドライエ
ツチングにより除去し、最後にレジスト１１を除去する
。
グによりアルミニウム９の表面も厚さ１０００人〜２０
００人程度除去する。さらに同図（Ｃ１に示すプロセス
でレジスト１１が塗布されていない部分のアルミニウム
９をリアクティブイオンエツチングを用いたをドライエ
ツチングにより除去し、最後にレジスト１１を除去する
。
以上のようなプロセスによりシリコン基板６上にアルミ
ニウム９の電極を設けることができる。
ニウム９の電極を設けることができる。
このようにアルミニウム９表面のアルミナ層１０をまず
ウェットエツチングを行なうことにより除去すると、従
来アルミナ層１０をドライエツチングによって除去する
際生じた凹凸は生じない。
ウェットエツチングを行なうことにより除去すると、従
来アルミナ層１０をドライエツチングによって除去する
際生じた凹凸は生じない。
さらにアルミナ層１０に凹凸が発生しないため。
その後ドライエツチングを行なってアルミニウム９を全
て除去しても、酸化膜７の表面が凹凸になることはない
。したがって酸化膜７の表面は平坦であり、酸化膜７の
厚さは３０００Ａ程度を有し酸化膜７の各部で一定厚で
ある。したがって外部の導電物質に対してアルミニウム
９の電極とシリコン６は確実な絶縁が行なわれる。
て除去しても、酸化膜７の表面が凹凸になることはない
。したがって酸化膜７の表面は平坦であり、酸化膜７の
厚さは３０００Ａ程度を有し酸化膜７の各部で一定厚で
ある。したがって外部の導電物質に対してアルミニウム
９の電極とシリコン６は確実な絶縁が行なわれる。
本発明は以上の実施例に限るわけではなく、アルミニウ
ム９とアルミナ層１０をウェットエツチングにより除去
する際、アルミニウム９を除去する厚さは１０００人〜
２０００人に限らず他の厚さ分除去しても実施すること
ができる。
ム９とアルミナ層１０をウェットエツチングにより除去
する際、アルミニウム９を除去する厚さは１０００人〜
２０００人に限らず他の厚さ分除去しても実施すること
ができる。
（７） 発明の効果
以上詳細に説明したように本発明によれば、半導体の絶
縁膜である酸化膜に凹凸が生じないので半導体装置の絶
縁を確実に行うことができる。
縁膜である酸化膜に凹凸が生じないので半導体装置の絶
縁を確実に行うことができる。
また、酸化膜７に凹凸を生じないので、アルミニウム９
のドライエツチングのエツチング時間の管理が容易とな
る。
のドライエツチングのエツチング時間の管理が容易とな
る。
第１図＋ａｌ〜（Ｃ１は従来の半導体装置の製造工程図
第２図＋ａ）〜ｌｃ）は本発明の半導体装置の製造工程
図である。 ６・・・シリコン、 ７・・・酸化膜。 ９・・・アルミニウム、 １０・・・アルミナ層、 １
１・・・レジスト 第１図 （ｂ） （Ｃ） 第２図 （ｂ） （Ｃ）
第２図＋ａ）〜ｌｃ）は本発明の半導体装置の製造工程
図である。 ６・・・シリコン、 ７・・・酸化膜。 ９・・・アルミニウム、 １０・・・アルミナ層、 １
１・・・レジスト 第１図 （ｂ） （Ｃ） 第２図 （ｂ） （Ｃ）
Claims (2)
- （１）半導体基板の表面に絶縁膜を形成し、該絶縁膜上
にアルミニウム層を形成する工程と、該アルミニウム層
上に所定のパターン膜を形成し該パターン膜をマスクに
してアルミニウム眉表面のアルミナ層をウェットエツチ
ングによって完全に除去する工程と、該パターン膜をマ
スクにしてアルミニウム層をドライエツチングによって
除去する゛工程とよりなる半導体装置の製造方法。 - （２）前記ウェットエツチング工程はアルミナ層を除去
してからアルミニウム層の極表面層もエソチチングする
ことを特徴とする特許請求の範囲第１項記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59111411A JPH0669033B2 (ja) | 1984-05-31 | 1984-05-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59111411A JPH0669033B2 (ja) | 1984-05-31 | 1984-05-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60254731A true JPS60254731A (ja) | 1985-12-16 |
| JPH0669033B2 JPH0669033B2 (ja) | 1994-08-31 |
Family
ID=14560476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59111411A Expired - Lifetime JPH0669033B2 (ja) | 1984-05-31 | 1984-05-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669033B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7196016B2 (en) * | 2003-09-29 | 2007-03-27 | Hitachi Global Storage Technologies Netherlands, B.V. | Fabrication process for preparing recording head sliders made from silicon substrates with SiO2 overcoats |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57180149A (en) * | 1981-04-30 | 1982-11-06 | Nec Corp | Manufacture of semiconductor device |
-
1984
- 1984-05-31 JP JP59111411A patent/JPH0669033B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57180149A (en) * | 1981-04-30 | 1982-11-06 | Nec Corp | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7196016B2 (en) * | 2003-09-29 | 2007-03-27 | Hitachi Global Storage Technologies Netherlands, B.V. | Fabrication process for preparing recording head sliders made from silicon substrates with SiO2 overcoats |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0669033B2 (ja) | 1994-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5871665A (ja) | 薄膜トランジスタ形成方法 | |
| JPS6237936A (ja) | 異なる厚さの層に同時に開孔を形成する方法 | |
| JPS60254731A (ja) | 半導体装置の製造方法 | |
| JPH0225024A (ja) | 半導体装置の製造方法 | |
| JPS59149060A (ja) | 薄膜トランジスタの製造方法 | |
| KR100218338B1 (ko) | 실린더형 캐패시터 제조방법 | |
| KR100460798B1 (ko) | 반도체소자제조방법 | |
| JPS61281523A (ja) | コンタクト形成法 | |
| JP2913987B2 (ja) | 半導体装置の製造方法 | |
| JPS63308958A (ja) | 半導体装置の製造方法 | |
| JPS6132427A (ja) | 半導体装置の製造方法 | |
| JPS61123144A (ja) | 微細加工方法 | |
| JPH04302425A (ja) | 半導体装置の製造方法 | |
| JPH04116954A (ja) | 半導体装置の製造方法 | |
| JPH01243426A (ja) | レジスト膜のエツチング方法 | |
| JPS62147771A (ja) | Ｇｔｏサイリスタの製造方法 | |
| JPS6028237A (ja) | 半導体装置の製造方法 | |
| JPH0286130A (ja) | 半導体装置の製造方法 | |
| JPS6124235A (ja) | 半導体装置の製造方法 | |
| JPH0777216B2 (ja) | 半導体素子の製造方法 | |
| JPH01119019A (ja) | 半導体装置の製造方法 | |
| JPH0478140A (ja) | 層間配線方法 | |
| JPS58120A (ja) | 半導体装置の製造方法 | |
| JPS62295422A (ja) | 半導体装置の製造方法 | |
| JPS63155619A (ja) | 多層レジスト形成方法 |