JPS61255486A

JPS61255486A - 図形処理装置

Info

Publication number: JPS61255486A
Application number: JP60096662A
Authority: JP
Inventors: Yasumasa Murai; 村井　康眞
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1985-05-09
Filing date: 1985-05-09
Publication date: 1986-11-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は光学的文字読取装置等の前処理部分に関し、特
に、記入枠や紙面ノイズを取り除き、かつ、かすれた部
分を補う図形処理装置に関するものである。

〔従来の技術〕

従来、光学的文字読取装置で読取るべき帳票上の文字は
、手書き文字の場合は筆記用具、筆圧等の要因、活字の
場合はインクリボン印字圧レベル等の要因により種々の
濃度の文字が存在した。種々の濃度の文字、帳票紙面上
のノ、イズ等を考慮して読取り精度を上げるためには、
異なった閾値での２値化を行い、複数回の読取りを行い
、それらの結果から最終判定文字を出力するという「リ
スキャン読取」という操作を行っている。

〔発明が解決しようとする問題点〕

上述した従来の「リスキャン読取」という方法では、異
なった閾値で２値パターンを得るが、各々のパターンは
必ずしも認識にとって最適とは限らない。この例を第１
５図に示す。第１５図（ａ）は低い閾値で得られた文字
パターンであり、文字パターン以外の不要なノイズが付
加されている。第１５図（ｂ）は高い閾値で得られた文
字パターンであり、文字が一部かすれており、文字認識
のための重要な情報が欠如している。このように、ノイ
ズやかすれがある文字については１つの閾値にて最適な
文字パターンを得ることができず、また、異なった閾値
で複数の文字パターンを得ても、各々のパターンにはノ
イズやかすれが存在し、これらの文字パターンを正確に
認識することは非常に困難であった。このため異なった
閾値での複数のパターンによる正確な認識が要請されて
いた。

〔問題点を解決するための手段〕

このような要請に応えるために本発明は、被検出パター
ンを光学的に走査し多値パターンを得る読取手段と、こ
の多値パターンを所定の閾値で「０」または「１」に２
値化する２値化手段と、２つの異なった閾値によって得
られた２つのパターンを合成する合成手段とを設けるよ
うにしたものである。

〔作用〕

本発明においては、高めの閾値と低めの閾値との２つの
閾値での２値パターンを合成して読取りに最適なパター
ンを作成する。

〔実施例〕

次に本発明の実施例について第１図〜第１４図を用いて
説明する。第１図に本発明に係わる図形処理装置の一実
施例を示す。帳票等に記入された文字パターン１は読取
手段としての光電変換部２にて観測され、前処理部３に
て前処理を施され、正規化部４にて文字の大きさ等の正
規化が行われ、特徴抽出部５に送られる。特徴抽出部５
では正規化された文字パターンから判定に有効な種々の
特徴を抽出し、予め用意された文字辞書７に収納された
文字パターンと判定部６に入力された文字パターンとの
比較照合を判定部６でとり、最も類似性の高いパターン
の文字を判定結果として出力する。

第２図は第１図に示す前処理部３の構成品を示す系統図
である。第１図に示す光電変換部２から送られる文字パ
ターンの多値レベル信号ｍは、２つの異なった閾値を設
定した２値化手段としての量子化回路ｉｏ、ｉｉにて２
値化され、各々パターンメモリ１２．１３に格納される
。パターンメモリ１２．１３に格納された２つの文字パ
ターンは更に合成手段としてのパターン合成回路１４に
より合成され、パターンメモリ１５に格納される。

第３図に第２図のパターンメモリ１２．１３およびパタ
ーン合成回路１４を詳細に示す。フリップフロップ２０
は第２図のパターンメモリ１２の１つの要素（１ビツト
）、ラッチ２１はパターンメモリ１３の１つの要素を示
す。フリップフロップ２０には量子化回路１０にて量子
化された低い閾値でのパターン信号ａ、ラッチ２１には
量子化回路１１にて量子化された高い閾値でのパターン
信号ｆが同一のクロック信号すにてセットされる。

ラッチ２１の前段のＯＲ回路２３の入力は、第４図に示
すようなパターンメモリ１３の１つのビットｋＯの周囲
３メソシユのに１〜に８の８ビツトの情報がＯＲ回路２
２でＯＲされた信号ｇである。

またクロック信号ｑはフリップフロップ２０に２値化パ
ターン「１」がセットされたとき、すなわち、フリップ
フロップ２０の出力信号Ｃが「１」のときのみ有効なり
ロック信号ｄとなり、ラッチ２１のラッチ信号ｉとなる
。つまりラッチ２１はクロック信号ｅがアクティブの間
、「０」から「１」に変化するので、所定の時間中のク
ロック信号ｅにより「１」ビットは次々に隣接したビッ
トに伝ｔｌ　Ｌ、ラッチ２１の出力信号ｊとして第２図
のパターンメモリ１５に示すような所望の文字パターン
が得られる。この動作を第５図に示す簡単な例で説明す
る。

第１５図（ａ）のパターンと同様に、第５図（ａ）のパ
ターンは低い閾値で量子化されたパターンとしてパター
ンメモリ１２にセットされ、第３図のフリップフロップ
２０はその１ビツトを構成する。また第１５図伽）のパ
ターンと同様に、第５回申）のパターンは高い閾値で量
子化されたパターンとしてパターンメモリ１３にセット
され、第３図のラッチ２１はその１ビツトを構成する。

第５図（Ｃ）に示すパターンは第５図（ａ）、　（ｂ）
のパターンを合成して最後に得られるパターンである。

第６図〜第１１図は第５図（ａ）、　（ｂ）のパターン
を合成して第５図（Ｃ）のパターンが得られるまでのパ
ターン合成回路１４の動作を示すタイミングチャートで
ある。まず第６図（ａ）に示すクロック信号すにてフリ
ップフロップ２０に第５図（ａ）のパターンがセットさ
れる。第７図〜第１１図には第５図に示されたＡ、　　
Ｂ、　Ｃ，Ｄ、　Ｅの５点の動作が示されており、各図
（ａ）はフリップフロップ２０へ入力される低い閾値の
パターン信号ａ、各図（ｂｌはフリップフロップ２０か
ら出力される信号Ｃ１各図（Ｃ）はＯＲ回路２５から出
力されるラッチ信号ｉ、各ｆｆｌ　（ｄｌはＯＲ回路２
３に入力される高い閾値でのパターン信号ｆ、各図（ｅ
）はＯＲ回路２２から出力される信号ｇ、各図（ｆ）は
ラッチ２１から出力されるパターン信号ｊを示す。

第５図（ａ）のパターンから分かるように、フリップフ
ロップ２０の出力信号ＣがｒＯＪとなるのは０点の動作
を示す第９図のみである。フリップフロップ２０からの
出力信号ＣはＡＮＤ回路２４の入力となる。ＡＮＤ回路
２４には第６図（ｂ）に示すクロック信号ｅも入力され
る。上述したようにクロック信号ｅは前にセントされた
フリップフロップ２０の出力信号ＣとＡＮＤ回路２４で
ＡＮＤがとられているので、第５図（ａ）に示す低い閾
値で量子化されたパターンにおいて「１」のビットのと
ころのみラッチ２１が入力信号をラッチ可能となる。つ
まり第５図（ａ）のパターンの「０」の部分はラッチ２
１のラッチ動作が禁止される。第５図（ｂｌのパターン
の各点Ａ１〜Ｅ１は第５図（ａ）のパターンの各点Ａ−
Ｅに対応するので、Ａ１〜Ｅ１の各点のうち、Ａ１．Ｂ
１．Ｄｉ、Ｅｌの各点はラッチ入力が可能であるが、Ｃ
１点はラッチ入力が禁止される。ラッチ２１の入力信号
りは、高い閾値で量子化されたパターンがパターン信号
ｆとしてＯＲ回路２３に入力されて出力された信号であ
り、これにより、ラッチ２１の出力信号ｊを得る。

パターン信号ｆについて見ると、Ｂ点を示す第８図（ｄ
）のパターン信号ｆのみが「１」であり、Ａ点、Ｃ−Ｅ
点を示す第７図（ｄ）、第９図（ｄ）〜第１１図（ｄ）
のパターン信号ｆは「０」であるので、第５図（ｂｌの
Ｂ１点のみ「１」がラッチされる。ラッチ２１の入力は
、第４図に示すように、周囲８ビツトのラッチの出力に
１〜に８のＯＲされた信号ｇであるので、１つのランチ
のビットが「１」になると、その周囲８ビツトが次に「
１」にラッチされる可能性がある。ラッチ２１のラッチ
信号ｉは上記のようにフリップフロップ２０の出力信号
ＣとＡＮＤをとられたものであるので、第５図（ａ）の
パターンにより制御されることになる。

第５図（ｂ）に示す０１点はＢ１点の周囲８ビツトに含
まれるビットであり、かつ、第５図（ａ）に示すパター
ンの「１」の部分であるので、０１点のラッチ２１は「
０」から「１」にラッチされる。０１点が「１」になる
と０１点の周囲８ビツトが次に「０」から「１」になる
可能性があり、上記と同様に、８１点が「１」となる。

このように「１」のビットは１点の周囲８ビツトの点を
次々に伝播してい（が、８１点の周囲８ビツトの点であ
るＣ１点については第５図（ａ）のパターンにおいて「
０」のビットであるため、前述のように、ラッチのクロ
ック信号ｄが禁止されるでいるので、「１」にはならな
い。またＡ１点については、周囲８ビツト内に「１」の
ビットが伝播して（ることはなく、「０」ビットのまま
である。

第６図〜第１１図のタイミングチャートの３つのタイミ
ングＴ１．Ｔ２．Ｔ３の各々の時間の「１」パターンの
伝播の様子を示したのが第１２図、第１３図、第１４図
である。第１２図〜第１４図において、各（ａ）図は各
時間のラッチ２１にセットされているパターンを示す。

時間Ｔ１におけるパターンを示す第１２図ｔａ）のパタ
ーンは、ラッチ２１にセットされた高い閾値で量子化さ
れたパターンそのものを示し、第１２図世）のパターン
の×印は次のタイミングに「１」にセットされる可能性
のあるビットを示し、○印は「１」をラッチ可能なビッ
トを示す。従って、Ｘ印と○印の重なった点のみが次の
タイミングに「１」となり、これが時間Ｔ２におけるパ
ターンを示す第１３（ａ）のパターンである。

同様に第１３図世）のパターンにおけるＸ印とＯ印の重
なった点は次にタイミングで「１」となるパターンを示
しており、その結果が時間Ｔ３におけるパターンを示す
第１４図（ａ）のパターンである。

第１４図（ｂ）のパターンにおいては、ｘ印と○印の重
なる点はもはやなく、パターンの合成が終了したことを
示している。

このようにしてノイズを除去し、かすれた部分を補うこ
とが可能となる。また本実施例は上述の文字認識装置に
限らず、一般の図形処理装置、イメージ処理装置等にも
有効である。

〔発明の効果〕

以上説明したように本発明は、被検出パターンを光学的
に走査し多値パターンを得る読取手段と、この多値パタ
ーンを所定の閾値で「０」または［ＩＪに２値化する２
値化手段と、２つの異なった閾値によって得られた２つ
のパターンを合成する合成手段とを設けることにより、
ノイズを除去し、かすれた部分を補うことができるので
、文字認識に最適な文字パターンを得ることができる効
果がある。

【図面の簡単な説明】

第１図は本発明に係わる図形処理装置の一実施例を示す
系統図、第２図はこれを構成する前処理部を示す系統図
、第３図は前処理部のパターンメモリとパターン合成回
路を示す回路図、第４図はビットパターン図、第５図は
文字パターンを示すパターン図、第６図〜第１１図はパ
ターン合成回路の動作を示すタイミングチャート、第１
２図〜第１４図時間対応のパターン図、第１５図は従来
の図形処理装置を説明するためのパターン図である。１・・・・文字パターン、２・・・・光電変換部、３・
・・・前処理部、４・・・・正規化部、５・・・・特徴
抽出部、６・・・・判定部、７・・・・文字辞書、１０
．１１・・・・量子化回路、１２．１３．１５・・・・
パターンメモリ、１４・・・・パターン合成回路、２０
・・・・フリップフロップ、２１・・・・ラッチ、２２
．２３゜２５・・・・ＯＲ回路、２４・・・・ＡＮＤ回
路。

Claims

【特許請求の範囲】

被検出パターンを光学的に走査し多値パターンを得る読
取手段と、この多値パターンを所定の閾値で「０」また
は「１」に２値化する２値化手段と、２つの異なった閾
値によって得られた２つのパターンを合成する合成手段
とを備えたことを特徴とする図形処理装置。