JPS61260678A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばＭＥＳ形電界効果トランジスタのよう
にショットキ接合を有する半導体装置に関する。

〔従来の技術〕

ＭＥＳ　（ｍｅｔａｌ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
形電界効果トランジスタおよびその他の数種の半導体装
置では、単結晶シリコン表口に形成された整流性電極（
ショットキ電極）を介してその素子の動作が制御され、
所定の機能を発揮する。これらの装置の性能は、ショッ
トキ電極と単結晶シリコンとの間に形成される障壁の高
さ、すなわちバリアハイドによって大きく左右される。

上記ＭＥＳ形電界効果トランジスタでノーマリオフ形の
場合には、室温動作を前提とする場合バリアハイドとし
て少なくとも０．６ｖ以上を要し、さらにバリアハイド
が大きいほど伝達コンダクタンスを大きくすることが可
能であシ、したがって動作速度が大きくなシ性能が向上
することは周知である。

また、ｐｎｐあるいはｎｐｎ構造のいわゆるバイポーラ
トランジスタのスイッチング速度を高めるためベースと
コレクタとの間にクランプ用のショットキ障壁ダイオー
ドを挿入することがある。この場合には、ショットキ障
壁のバリアハイドはベース−コレクタ間の拡散電位より
小さくなければいけないが、その範囲内では、ショット
キ障壁ダイオードの逆方向漏れ電流を少なくするために
バリアハイドは大きいことが望ましい。シリコン（Ｓｔ
）バイポーラトランジスタの場合、ベース−コレクタ間
の拡散電位は通常０．９〜１，０Ｖ程度になるから、バ
リアハイドは０．８Ｖ位が最適である。バリアハイドを
小さくしてもショットキ障壁ダイオードのクランプ動作
は可能であるが、室温かそれ以上で用いる場合０．６Ｖ
程度以下になるとショットキ障壁ダイオードの漏れ電流
が大きくなり、バイポーラトランジスタの性能が損われ
る。したがって、このような半導体装置においては、所
定の性能を発揮するために約０．６Ｖ以上で０．９Ｖ以
下のバリアハイドを有する障壁が必要とされる。

従来、ｎ形シリコンについては、このようなバリアハイ
ドが０．６Ｖ以上のショットキ障壁を形成することは容
易であった。

〔発明が解決しようとする問題点〕

ところが、ｐ形シリコンについては、これまでに知られ
ている電極材料を用いるかぎシ、上記条件を満たすショ
ットキ障壁を実現することは不可能であった。下の表は
、本発明者による実験で得られた、種々の金属とｐ形シ
リコンとの間に形成される障壁のバリアハイドを示すも
のである。同表から明らかなように、バリアハイドが０
．６Ｖを上回るものはスカンジウム（ＳＣ）、エルビウ
ム（Ｅｒ）、イツ）　ＩＪウム（Ｙ）等の希土類金属だ
けであるが、これらはいずれも空気および水分との反応
性が大きく不安定であって、信頼性の要求される集積回
路等の半導体装置には適用することのできない金属であ
る。

このように、ｐ形シリコンでは半導体装置に適用するの
に十分な大きさのバリアハイドを有するショットキ障壁
を実現することができなかったので、実用的なｐチャネ
ル形のＭＥＳ形電界効果トランジスタをつくることがで
きず、またショットキ障壁クランプ付きのｐｎｐ　）ラ
ンジスタも実現することが不可能であった。さらに、相
補形ＭＯ８（ｍ・−ｔａｌ　４ｘｉｄｅ　−４＊ｍ１ｅ
ｏｎｄｕｅｔｏｒ　）集積回路に対応する相補形ＭＥＳ
集積回路は前者を凌ぐ性能を有することが予測されてい
るにもかかわらず、実際にはそのような半導体装置も実
現できなかった。

〔問題点を解決するための手段〕

このようガ問題点を解決するために、本発明は、ｐ形単
結晶シリコンに接するショットキ電極層を、シリコンと
リンψ）とを主成分とする非晶質物質（以下、この主成
分非晶質物質をＰＸＳｉｌ−ｘと記す）で構成したもの
で、よシ具体的には、上記主成分非晶質物質は、２〜２
５原子係のリンと残余のシリコンとからなる非晶質、あ
るいはこのシリコンの一部をシリコンに対する比率が５
０原子係以下となるよう表置のゲルマニウム（Ｇｏ）で
置換えた非晶物質である。

〔作用〕

このようなＰｘＳｉｌ−３（ｓよシ具体的には三元系ｐ
ｌ　−ｘ−ｙ　ｓ　ｌＸ　Ｇａｙ　（ｏ、９ｓ≧ｘ　＋
ｙ≧０．７５　＋　ｘ≧２ｙ≧０）を主成分とする非晶
質物質をショットキ電極材料として用いることによ、９
．０．６Ｖを上回るバリアハイドが達成できる。

〔実施例〕

第１図は本発明の第１の実施例を示す断面図であり、図
中１はｐ形単結晶シリコン基板、２はシリコン熱酸化膜
、３は熱酸化膜にうがたれたコンタクト孔、４はショッ
トキ電極層として用いられるシリコンとリンから々る非
晶質ＰｘＳ１１−！層、５は基板１に付した電極、６は
非晶質ｐｘｓｔｌ−。

層４に付した金属層である。この半導体装置はいうまで
もなくショットキダイオードであるが、基板１に接する
電極層に金属ではなく非晶質Ｐｘ８１１−Ｘを用いてい
る点が従来のダイオードと異なる。

本実施例を実現するには、次のような方法をとる。まず
、ｐ形シリコン基板つエノ・１を化学的に洗浄したのち
、その表口を周知の熱酸化法によって酸化して例えば２
００ｎｍの酸化膜２を形成する。

つづいてフォトリングラフィ工程を経て基板１の主表口
（以下、単に基板表口と記す）の酸化膜の所定部分を除
去してコンタクト孔３を設けるとともに、上記基板の裏
面上の酸化膜も除去する。そののち、基板表口側に１１
００ｎ程度の厚さの非晶質ＰｘＳ１１−ｘ層をＣＶＤ法
によって形成する。その条件例については後述する。次
に、非晶質ＰＸＳｉｌ−８層の上に例えば５００ｎｍの
アルミニウム膜を蒸着し、その上にレジストの電極パタ
ーンを形成後、これをマスクとしてアルミニウムと非晶
質ＰｘＳ１１−Ｘ層の不要々部分をエツチングで除去し
、所定の形状のｐＸｓｉｌ−、層４および金属層６から
なる電極にする。最抜に、基板１の裏面にガリウムを含
む５００ｎｍ程度の金を付して電極５を形成する。

以上のようにして作製した第１図に示すダイオードは、
Ｘが０．０２から０．２５の範囲のときに実用的な整流
性ダイオードとしての性能を有する。すなわち、バリア
ハイドはＸによって変化するが０゜６〜０．９ｖと高く
、また電流（Ｉ）−電圧Ｍ特性はで表わされ、理想Ｉ　
−Ｖ特性からのずれの度合いを示すパラメータｎの値は
１．０５〜１．１５であり理想Ｉ　−Ｖ特性（ｎ＝　１
　）に近いものが得られる。

非晶質ＰＸＳｌｌ−ｘの性質はリン含有率Ｘに大きく依
存する。ｐ形シリコンに対するパリアノ・イトは、Ｘが
ＯＤ２以上であれば真に大きくは依存しないが、Ｘが０
．２５以上の場合には抵抗率が著しく高くなシ、ショッ
トキ電極としての使用に耐えなくなる。この様子の一例
を第２図に示す。図中実線（イ）がリンの含有率Ｘを変
えた場合のバリアハイド、（ロ）が抵抗率の変化を示す
（この場合Ｇｅは含ま力い）。バリアハイドと抵抗率の
数値は、非晶質ＰｘＳｉｌ−，の形成条件により多少異
なるが、Ｘが０．２５以上で抵抗率が著しく増加する現
象は形成条件によらず普遍的に現われる。また、Ｘが０
．０２以下ではｐ形シリコンに対するバリアハイドも低
くなり、実用的にはこの組成領域を避けるべきである。

なお、非晶質ＰｘＳｉｌ−ｘのシリコンの一部をゲルマ
ニウムに置換えると非晶質の抵抗率を１／２〜１／３程
度に低下させることができる。ただし、この場合でもＸ
が０．２５以上での抵抗率の増加傾向をなくすることは
できず、またＸが０．０２以下でのバリアハイドの低下
を避けることはできないから、ゲルマニウムを含む場合
も非晶質全体に対するリン含有率Ｘを０．０２以上０．
２５以下とすべきである。

なお、非晶質中のゲルマニウムは含有率が大きいほど抵
抗率を低下させるが、シリコンに対する比率で５０原子
係以上をこえる場合には、ｐ形シリコンに対するバリア
ハイドが低下するとともに非晶質の状態を保つことが困
難となって多結晶化が始まるため、ショットキダイオー
ドの逆方向漏れ電流が急増し１実用に耐えなくなる。第
２図に、ゲルマニウムの比率を１０原子係として、リン
の含有率を変化させたときのバリアハイド（図中破線（
ハ））および抵抗率（図中破線に））の変化の一例を示
す。抵抗率はリンの含有率が〜２原子係程度で最小値を
示している。

次に、ＣＶＤ法による非晶質ＰｘＳｌｌ−ｘ層の作製方
法例を述べる。主原料にはシランとホスフィンを用いる
。キャリアガスには水素、ヘリウム、アルゴンのいずれ
かを使用し、ガス圧力を５０〜２０００Ｐａとして減圧
下で形成する。基板温度は４５０〜６００℃に保つ。基
板温度が６００℃以上になると膜は多結晶構造を含むよ
うにガってダイオードの漏れ電流が大きいものとなり、
６５０℃以上になるとリンが下地シリコンに拡散してシ
ョットキ障壁を形成できなくなる。また、基板温度が４
５０℃程度以下の場合には非晶質が得られるが、成膜速
度が毎分０．５ｎｍ以下と小さくなり実用的ではない。

ゲルマニウムの添加は、シランの一部をゲルマンで置換
えることで実現される。なお、ゲルマニウムの添加は成
膜速度を増加させる傾向を持つ。

また、本非晶質は、ＣＦ４あるいはＣＣｌ４系のガスを
もちいたプラズマエツチング、もしくは）［ＮＯ３番Ｉ
Ｐ　−Ｈ２０混合液（−例６０：１：６０）により、レ
ジストや５ｔｏ２に対して選択的にエツチングできる。

本非晶質の抵抗率は、ゲルマニウムを添加したときでも
０５Ω・α以下とすることは困難であり面内方向の層抵
抗は低くないから、ダイオードを構成するに際しては電
極の抵抗を下げるために、第１図のように金属層６を非
晶質層の上に付すことが必要である。金属層としてアル
ミニウムを用いた場合、３５０℃で熱処理した後もダイ
オードの特性は熱処理前と変わらない。モリブデン等を
用いた場合も同様である。

第３図は、本発明を第４図に示した等価回路で表わされ
るクランプ付きトランジスタに適用した場合の一実施例
を示す断面図である。図中１１はｎ形単結晶シリコン基
板、１２はｐ形コレクタ引き出し層、１３はｐ形コレク
タ層、１４はｎ形ベース層、１５はｐ形エミッタ層、１
６は絶縁層、１７はエミッタ電極、１８はコレクタ電極
、１９は非晶質Ｐｘ８１１〜Ｘ層、２０は金属層である
。非晶質ｐｘｓｔｌ−、層１９および金属層２ｏからな
る電極層２１は、ｎ形ベース層１４の表口の一部２２と
ｐ形コレクタ層１３の表口の一部２３とに接しテオシ、
ベース電極、ショットキ電極およびベースとショットキ
ダイオード間の配線として用いられている。このクラン
プ付きトランジスタは、ｐｎｐトランジスタとそのベー
ス−コレクタ間に作りっけられたショットキダイオード
とからがっており、そのショットキダイオードはｐ形コ
レクタ層１３の表口の一部２３において当該ｐ形コレク
タ層１３と金属・非晶質の２層電極層２１とによって形
成されている。非晶質ｐｘｓｉ　１−ｘ層はｎ形単結晶
シリコンに対してほとんどオーミック接触をするので、
２層電極層はそのままｎ形ベース層への配線としても用
いられている。クランプ付きトランジスタの動作原理お
よびその効果は周知であるが、ｐｎｐ形のクランプ付き
トランジスタは、従来ｐ形単結晶半導体に対する良好な
ショットキ電極材料が存在しなかったため実現できなか
った。ｐｎｐ形の実用的なりランプ付きトランジスタは
本発明によって初めて実現された。実験によれば、ｐｎ
ｐトランジスタの構造は同じにしてクランプ構造にした
場合とクランプ構造にしなかった場合との飽和時間を比
較したところ前者は後者の教程以下であって、本発明に
よυｐｎｐ　）ランジスタの動作が著しく速くなること
が確認された。

第５図は、本発明をｐチャネルＭＥＳ形電界効果トラン
ジスタに適用した実施例を示す断面図である。図中３１
はｎ形単結晶シリコン基板、３２は絶縁層、３３はソー
ス電極、３３′はドレイン電極、３４はチャネル層とし
てのｐ形層、３５は絶縁層、３６はソースとドレイン用
高濃度ｐ形層、３１は非晶質ｐｘｓｔ　１−ｘ層、３８
はソース電極への配線、３８／はドレイン電極への配線
、３８′は非晶質３７とともにゲート電極層を構成する
金属層である。

このトランジスタはゲート電極が非晶質ＰｘＳｉｉ−８
層によって構成されていることを特徴とする。このよう
な構造にすることによって得られる効果は、後に具体例
に即して詳述するが、ゲート電極のバリアハイドが高く
なるためゲート電極に印加しうる最大順方向電圧が大き
くなシ、シたがって、伝達フンダクタンスが大きく、か
つ、最大ドレイン電流が大きいｐチャネルノーマリオフ
形電界効果トランジスタが実現できることである。この
ことを一般論として説明すると、電圧■Ｔは、チャネル
層の不純物（ｐチャネルの場合アクセプタ、ｎチャネル
の場合ドナー）の濃度Ｎが一様なとき、で与えられるが
、電界効果トランジスタがノーマリオン形であるために
は ＶＴ　＜　Ｏ・・・・・・（３） つまシ でなければならない。したがって、いま電界効果トラン
ジスタの幾何学的形状を固定して考えると、チャネル層
にドープしうる最大の不純物濃度はゲート電極のビルト
イン電圧つまりバリアハイドによって制限されることに
なる。最大伝達コンダクタンスｇｍおよび最大飽和ドレ
イン電ｉＩ□は、いずれ本ゲート電極からチャネル層に
顕著か順方向電流が流れ込まない範囲での最大順方向ゲ
ート　　　　　　□電圧を加えたときに得られ、それぞ
れ のようにＮおよびＮ２に比例して大きくなる。ゲート電
極に加え得る最大順方向電圧はビルトイン電圧したがっ
てバリアノ路トによって制限されノ（リアハイドが大き
くなると大きくなる。式（４）で示したように、ビルト
イン電圧つまりバリアノーイトを大きくするとＮを大き
くすることができ、したがって、式（５１、（６）によ
り伝達コンダクタンスおよび飽和ドレイン電流を大きく
することができるのである。

周知のように、伝達コンダクタンスおよび飽和ドレイン
電流は電界効果トランジスタの動作速度および駆動能力
を決定するもので、これらを高めるためには大きい伝達
コンダクタンスおよび飽和ドレイン電流を必要とする。

本発明は単に従来実現できなかったノーマリオフ形のｐ
チャネル電界効果トランジスタの実現を可能にするのみ
ならず、高速度で駆動力の大きい高性能のｐチャネルノ
ーマリオフ形トランジスタを与えるものである。

次に本実施例を実現する具体的手順を第６図に即して説
明する。まず、第６図（ａ）に示すように、例えば抵抗
率が数十〇・４以上の口形単結晶シリコン基板３１を用
いて、素子領域以外の基板表口を周知の選択酸化法によ
って酸化する。酸化をするには、例えば１１００℃に設
定された酸化炉に飽和水蒸気を含む酸素を３リットル／
分の流量で送シ、その中に上記シリコン基板を４０分間
保つ。

次に、第６図（ｂ）に示すように、硼素を５Ｘ１０２０
（１ｍ””程度に添加した多結晶シリコンをＣＶＤ法に
よって４００ｎｍの厚さに堆積させ、フォトリソグラフ
ィ工程を経て所定のバタンに加工する。この硼素添加多
結晶シリコンは最終段階でソース電極３３およびドレイ
ン電極３３′となる。次に、第６図（Ｃ）に示すように
イオン注入法により、チャネル層としてのｐ形層３４を
形成するために硼素を単結晶シリコン基板表口層に導入
する。イオン注入条件は、加速電圧１０ｋＶ、注入量１
．６Ｘ１０１２／−とする。

イオン注入された硼素を電気的に活性な状態にするため
に窒素雰囲気中で９００℃、３０分間の熱処理を行なっ
た後、絶縁層３５を形成するために、ＣＶＤ法により、
２００ｎｍの厚さの二酸化シリコン（ＳＩＯ２）３９を
堆積させる。次いで、フォトリソグラフィ工程によって
ゲート電極部にあるｓ　ｔｏ２をエツチングすると、第
６図（ａ）に示した構造が得られる。次に、Ｘが０．０
５の非晶質ＰｘＳｉｌ−ｘ層を２００ｎｍの厚さに堆積
させる。これを第６図（・）に示すような電極バタンに
加工した後、ソース、ドレイン電極と外部配線とを接続
するためのコンタクト孔部にあるＣＶＤ−８１０２３９
をエツチングする。

次に、配線３８．３８’および金属層３８“を形成する
ために真空蒸着法によってアルミニウムを４００ｎｍの
厚さに堆積させ、第６図（ｆ）に示すように所定のバタ
ンに加工すると、第５図に示したと同様のｐチャネル電
界効果トランジスタが完成する。

以上具体的に示した諸条件で作製したｐチャネル電界効
果トランジスタの特性を次に述べる。先ず、ゲート電極
のバリアハイドであるが、これは０．８２Ｖと高いもの
であった。このため上述のイオン注入条件でチャネル層
を形成した場合ノーマリオフ形の動作特性が得られ、し
きい電圧は一〇、０２Ｖとなった。また、最大伝達コン
ダクタンスはゲート長が１μｍの場合に４０ｍ５／ｍで
あった。このような高性能なノーマリオフ形ｐチャネル
電界効果トランジスタは今まで実現されたことがなく、
本発明によって初めて実現可能となったものである。

上に特性例を示したノーマリオフ形ｐチャネル電界効果
トランジスタは高抵抗率口形シリコンを基板として構成
したものであるが、その他、いわゆるＳｏｌ　（ｓｉｌ
ｉｃｏｎ　ｏｎ　１ｎｓｕｌａｔｏｒ）基板を用いても
同様に構成できることはいうまでもない。

第７図は本発明のさらに他の実施例を示す断面図である
。図中４１は口形単結晶シリコン基板、４２は絶縁層、
４３はｐ形層であっていわゆるｐ形つェル、４４は口形
電界効果トランジスタのソース電極、４４′は同じくド
レイン電極、４５はｐ形電界効果トランジスタのソース
電極、４５′は同じくドレイン電極、４６．４７はそれ
ぞれ口形およびｐ形電界効果トランジスタのチャネル層
としてのｎ形層およびｐ形層、４８．４９はそれぞれｎ
形およびｐ形電界効果トランジスタのソース・ドレイン
用高濃度ｎ形層およびｐ形層、５０は絶縁層、５１はｎ
チャネル電界効果トランジスタのゲート電極である。５
２は非晶質Ｐｘ８１１−ｘ層であって、その上の金属層
５３とともにｐチャネル電界効果トランジスタのゲート
電極層を構成すると同時Ｋｎチャネル電界効果トランジ
スタのゲート電極５１との間の配線層とも力っている。

５４゜５５．５６は金属配線層である。本実施例は相補
形電界効果トランジスタ集積回路の構成要素であるイン
バータであって、ノーマリオフ形のｐチャネル電界効果
トランジスタとｎチャネル電界効果トランジスタとで構
成されておシ、その等価回路図は第８図に示す通シであ
る。先にも述べたように、従来ノーマリオフ形のｐチャ
ネルＭＥＳ形電界効果トランジスタを実現することがで
きかかったので、このような半導体装置は実現すること
ができなかった。本発明による本半導体装置は、相補形
ＭＯ８集積回路いわゆるＣＭＯ８集積回路の持つ低消費
電力、高速動作等の特長を備えておシ、しかも、その特
長は本半導体装置において一層際立っている。すなわち
、本半導体装置を構成する電界効果トランジスタは、本
質的に低電圧動作をするものであり低消費電力を特徴と
するものであるが、ＭＯＳ　）ランジスタを同様の低電
圧で駆動したときに、両トランジスタの伝達コンダクタ
ンスを比較すると、前者の伝達コンダクタンスの方が後
者のそれよυも大きく力る。例えば、両者においてゲー
ト長とゲート幅との比を同じにしたとき、前者のゲート
電極のバリアハイドが０．８Ｖであシ、後者のゲート絶
縁膜が５ｉｏ２であシその厚さが３０ｎｍであるとした
場合、前者の伝達コンダクタンスは後者のそれの約２倍
となる。したがって、消費電力が同じとき本半導体装置
はＣＭＯ８集積回路よシ高速で動作する。また、本半導
体装置を構成しているトランジスタおよびＭＯＳ　）ラ
ンジスタともに、ゲート長を短くするほど動作速度が上
昇するが、この場合チャネル層に加わる電界も大きくな
るのでキャリヤはいわゆるホットキャリヤとなる。

ＭＯＳ　）ランジスタにおいてＬゲートは５ｔｏ２等の
絶縁膜を用いて構成されているが、キャリヤがホット状
態になるとこの絶縁層中に飛込むようになり、絶縁膜中
のトラップに捕えられてしきい電圧の変動を引起こす。

しかし、本実施例に用いられているトランジスタのゲー
トには絶縁膜が用いられていないのでこのような特性劣
化は生じない。

また、宇宙線等の放射線に強くさらされる人工衛星等の
宇宙航空機器内での動作を考えると、ＭＯＳおよびＣＭ
Ｏ８集積回路においては、絶縁膜中を通過する放射線が
ゲート絶縁膜中に発生させた電子、正孔のうち一部分が
やはりゲート絶縁膜中のトラップに捕えられてしきい電
圧の変動をもたらす。

本実施例に用いられているトランジスタにおいてはその
ような不安定性がないことは先に述べたと同様である。

とのように本実施例のインバータを基本要素とする集積
回路は極めて優れた性能を有し、その性能は従来から予
測されてきたところであるが、それＫもかかわらず実現
されなかったのは本発明で得られたような安定で高性能
のノーマリオフ形ｐチャネル電界効果Ｖランジスタが実
現できなかったからである。

本実施例を実現するための方法の一例を第９図に即して
次に示す。数十〇・鋼塊上の抵抗率のｎ形単結晶シリコ
ンを基板として用い、まず、その表口のうちｐチャネル
電界効果トランジスタおよびｎチャネル電界効果トラン
ジスタが作られるべき領域を除いて表口を公知の選択酸
化法によって酸化し絶縁層４２を形成する。酸化は、水
蒸気と酸素の混合ガスを１１００℃に保たれた石英管の
中に導き、この石英管のなかに上記基板４１を４０分間
保つことによって行なえばよい。この後、ｐチャネル電
界効果トランジスタが作られるべき領域の上をフォトレ
ジストで覆ったのちイオン注入法によって、ｎチャネル
電界効果トランジスタが作られるべき領域に硼素を導入
し、上記フォトレジストを除去したのち窒素中での熱処
理によって第９図（１）に示すようにｐ形つェル４３を
形成する。

イオン注入条件は加速電圧を８０ｋＶ、注入量を１Ｘ１
０１２／ＣＩＡとし、熱処理条件は１１５０℃、３時間
とする。このときｐウェルの深さは約５μｍとなる。

次に、ｐチャネルトランジスタが作られるべき領域の上
に残存している選択酸化の保護膜として用いられた酸化
膜６１およびシリコン窒化膜６２金除去し、第９図（ｂ
）に示すようにＣＶＤ法によってソース電極４４．４５
およびドレイン電極４４’、４５’を形成するための約
４００ｎｒｎの多結晶シリコン層６３、続いてＣＶＤ法
によって４００ｎｍの５１０２Ｈ６４を堆積させる。次
に、第９図（Ｃ）に示すように、との５ｔｏ２膜６４の
一部を除去し、この５１０２膜が除去された領域の多結
晶シリコンの表口層６３Ａにイオン注入法によって硼素
を１００ｋＶの加速電圧で５Ｘ１０１６／−だけ注入す
る。次に、上記の工程と同様の工程により、今度は第９
図（ｄ）に示すようにＣＶＤ−８１０２［６５をマスク
として、ｐチャネルトランジスタが作られるべき領域の
上にある多結晶シリコンの表口層６３Ｂにイオン注入法
によって硼素を加速電圧２５ｋＶ、注入量５Ｘ１０１６
／ｉの条件で導入する。次に、５１０２Ｊ［６４を除去
し、さらに多結晶シリコン層を同図（ｅ）に示すような
形状にエツチング加工する。次に、第９図＜１）に示す
ように、ｐチャネルトランジスタが作られるべき領域を
フォトレジスト６６で覆った後、ｎチャネルトランジス
タのチャネル層であるｎ形層４６を形成するために加速
電圧８０ｋＶ、注入量１．４Ｘ１０１２／−の条件で砒
素をイオン注入する。同様にして今度はｐチャネルトラ
ンジスタのチャネル層であるｐ形層４７を形成するため
に、ｎチャネルトランジスタが作られるべき領域をフォ
トレジストで覆った後、硼素を加速電圧１０ｋＶ、注入
ｉｔ　１．４Ｘ１０１２／ｃＩＩの条件でイオン注入す
る。次に、フォトレジストを除去したのち窒素雰囲気で
９００℃、４０分間の熱処理を行なうと、単結晶シリコ
ン中にイオン注入された砒素および硼素は電気的に活性
になｐｌまた、多結晶シリコン層６３の表口層に注入さ
れた砒素および硼素は多結晶シリコン全体に拡散して多
結晶シリコン層６３’、６３’を形成し、さらにこれと
接触した単結晶シリコン中にも拡散して第９図（ｘ）に
示したような構造が作られる。次に、ＣＶＤ法によって
５ｉＯ２Ｊ［６７を３００ｎｍの厚さに堆積し、第９図
（ｈ）に示すように、ｎチャネルトランジスタのゲート
電極コンタクト孔を窓開したのち、ゲート電極材料とし
て例えば特願昭５８−５５２２５号に公知のシリコンと
硼素とゲルマニウムとからなる三元非晶質５ｔｓａを堆
積させる。堆積は低圧ＣＶＤ法によシ、シラン（ＳｉＨ
４）とゲルマン（ＧｅＨ４）とジボラン（Ｂ２Ｈ２）と
キャリアガスとしてのヘリウムとからなる混合ガスを用
いガス圧を２０〜３０Ｐａに保った状態で、５００℃で
行なえばよい。

次に、ｎチャネルトランジスタのゲート電極パタンをフ
ォトレジストによって形成しこれをマスクとして第９図
（ｉ）に示すように不要な部分の三元非晶質８１６８を
エツチング除去する。エツチングにはＣＦ４と酸素とか
ら表る混合ガスを用いたプラズマエツチング法を採用す
ればよい。次に、５ｉｏ２膜６７にｐチャネルトランジ
スタのゲート電極用コンタクト孔を窓開したのち、非晶
質ＰＸＳｌｌ−ｘ層６Ｂを先に述べた方法によって堆積
させる。本実施例ではＸを０．０５とし、シリコンに対
して３６原子係のゲルマニウムを含有させた。したがっ
て、正確な組成比は８１（Ｌ７０Ｇ＠０．２５Ｐ０．０
５である０この非晶質層を、第９図（ｊ）のように所定
のパタンに加工する。最後に、各電極用のコンタクト孔
を窓開したのち、例えばアルミニウムによって金属層５
３を形成するとともに配線５４，５５．５６を施して本
半導体装置が完成する。最終段階での断面図は第９図（
いに示す通りである。

一例として、上述の条件で作製されゲート長が０．５μ
ｍであるインバータによって構成されたリングオシレー
タの性能を述べると、動作条件が電源電圧Ｏ，ＳＶ、一
段当シの消費電力的１０μＷのとき、一段当りの伝播遅
延時間は約３００ｐｍであった。この性能は、従来知ら
れている他の種々の半導体装置の性能と比較すると第１
０図に点Ａで示した通りであって、本発明によって従来
の半導体装置では実現できなかった優れた性能を持つ半
導体装置が実現されることがわかる。

〔発明の効果〕

以上説明したように、本発明によれば、ショツトキ電極
層の構成材料として非晶質ＰｘＳｌｌ−８（よシ厳密に
けＰ　１−１−ｙ　Ｓ　ｌｘ　Ｇｏｙ（０，９８≧ｘ　
＋　ｙ≧０．７５゜Ｘ≧２ｙ≧０））を用いたことにょ
シ、ｐ形単結晶シリコンに対して従来通常の電極材料を
もってしては達成できなかった高いバリアハイドが実現
できる。のみならず、非晶質ＰｘＳｌｌ−８はＳｔをベ
ースとし、ＣＶＤ法等により形成されるため下地の単結
晶シリコンとの密着性が良く、同様に８１をベースとし
ているために、一般の金属のように下地の単結晶シリコ
ンと反応してこれを侵蝕することがなく高い安定性を示
す。さらに、非晶質であるため均質で、例えば結晶粒界
を通しての漏れ電流の発生や不均一性に起因する耐圧の
低下もガいなど、良好なショットキ障壁を形成する電極
材料として必要な種々の特長を備えている。このため、
従来実用化することが不可能であった室温またはそれ以
上の温度で使用可能表ｐ形シリコンショットキダイオー
ドを備えた種々の半導体装置が実現でき、従来の半導体
装置にはなかった特性が得られることとなった。このよ
うに、本発明はエレクトロニクス分野に新局面を開くも
のである。

【図面の簡単な説明】

第１図は本発明の一実施例を示す断面図、第２図は非晶
質ｐｘｓｔ２−．の特性図、第３図は本発明の他の実施
例を示す断面図、第４図はその等価回路図、第５図は本
発明の他の実施例を示す断面図、第６図はその製造プロ
セスを示す工程断面図、第７図は本発明のさらに他の実
施例を示す断面図、第８図はその等価回路図、第９図は
その製造プロセスを示す工程断面図、第１０図は本発明
の一実施例の性能を従来の半導体装置と比較して示した
特性図である。 １・・・・ｐ形単結晶シリコン基板、４　、１９゜３７
．５２−−・・非晶質ＰｘＳｌｌ−、層、１３−−−・
ｐ形コレクタ層、３４．４７・・・・ｐ形層。

Claims (1)

【特許請求の範囲】
1. ｐ形単結晶シリコンの表口に整流性電極層が接する構造
   を含む半導体装置において、上記整流性電極層の構成材
   料がリンＰとシリコンＳｉとゲルマニウムＧｅとからな
   る三元系Ｐ＿１＿−＿ｘ＿−＿ｙＳｉ＿ｘＧｅ＿ｙ（０
   ．９８≧ｘ＋ｙ≧０．７５、ｘ≧２ｙ≧０）を主成分と
   する非晶質物質であることを特徴とする半導体装置。