JPS61269413A - オ−トリセツト回路 - Google Patents
オ−トリセツト回路Info
- Publication number
- JPS61269413A JPS61269413A JP11066385A JP11066385A JPS61269413A JP S61269413 A JPS61269413 A JP S61269413A JP 11066385 A JP11066385 A JP 11066385A JP 11066385 A JP11066385 A JP 11066385A JP S61269413 A JPS61269413 A JP S61269413A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- clock
- oscillation
- mos transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 29
- 230000010355 oscillation Effects 0.000 claims abstract description 17
- 230000005611 electricity Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000007599 discharging Methods 0.000 abstract description 2
- 238000001514 detection method Methods 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明（ｌ″ｊＭＯ８型トランジストランジスターたオ
ートリセット回路に関する。
ートリセット回路に関する。
本発明は論理回路のオートリセット回路に於いて、クロ
ック源の発振を検出してコンデンサ光電するＭＯＳトラ
ンジスタの充電回路と放電回路からなり、クロックの発
振を検出してコンデンサを充電することにより、コンデ
ンサの容量を小さくでき、半導体基板上に一体化できる
ようにしたものである。
ック源の発振を検出してコンデンサ光電するＭＯＳトラ
ンジスタの充電回路と放電回路からなり、クロックの発
振を検出してコンデンサを充電することにより、コンデ
ンサの容量を小さくでき、半導体基板上に一体化できる
ようにしたものである。
従来のオートリセット回路は、第２図に示された様に、
論理回路１のＲＥＳＫＴ端子２に、時定数を持たせるだ
めの充電用コンデンサー３と抵抗４を接続して構成され
る。
論理回路１のＲＥＳＫＴ端子２に、時定数を持たせるだ
めの充電用コンデンサー３と抵抗４を接続して構成され
る。
該従来回路の動作を説明すると、論理回路１に’ｉｔ源
投大投入直後ンデンサ３は電荷を充電していないので、
′Ｌ″レベルにある。従ってＥＥＳＥＴ端子２ではリセ
ット信号が入力された状態にある。
投大投入直後ンデンサ３は電荷を充電していないので、
′Ｌ″レベルにある。従ってＥＥＳＥＴ端子２ではリセ
ット信号が入力された状態にある。
その後コンデンサー５は抵抗４を通して充電され、”Ｈ
″レベルなる為、論理回路１に対するリセット信号は解
除される、リセット信号が解除されるまでの時間は、時
定数ＯＲで決まる。実際の回路では時定数は１〜１００
ｍ５ｅｃ必要であり、丘はおよそ１０にΩ〜数ＭΩ、Ｃ
はおよそ０．０１μＦ〜１μＦが使われる。特に発振回
路を有する論理回路に於いては、とりわけ水晶振動子を
用いた発振回路では、発振立上り時間が太きいため、大
きな時定数が必要であり、従って大きな丘、大きなＣが
必要とされる。
″レベルなる為、論理回路１に対するリセット信号は解
除される、リセット信号が解除されるまでの時間は、時
定数ＯＲで決まる。実際の回路では時定数は１〜１００
ｍ５ｅｃ必要であり、丘はおよそ１０にΩ〜数ＭΩ、Ｃ
はおよそ０．０１μＦ〜１μＦが使われる。特に発振回
路を有する論理回路に於いては、とりわけ水晶振動子を
用いた発振回路では、発振立上り時間が太きいため、大
きな時定数が必要であり、従って大きな丘、大きなＣが
必要とされる。
〔発明が解決しようとする問題点及び目的〕しかし、半
導体集積回路で実現できる抵抗値は通常数ＭΩ以下、コ
ンデンサーＣは１０ＰＦ以下であるので実現可能な時定
数は大きくても数十μ冠となる。従って従来のオートリ
セット回路を工Ｃ化することは非常に難しく、コンデン
サーを外付けｌ−なければならない欠点かあった。
導体集積回路で実現できる抵抗値は通常数ＭΩ以下、コ
ンデンサーＣは１０ＰＦ以下であるので実現可能な時定
数は大きくても数十μ冠となる。従って従来のオートリ
セット回路を工Ｃ化することは非常に難しく、コンデン
サーを外付けｌ−なければならない欠点かあった。
そこで、本発明はこのような問題点を解決するためのも
ので、その目的とする所は、単一の半導体基板内に構成
する事が容易なオートリセット回路を提供するものであ
る。
ので、その目的とする所は、単一の半導体基板内に構成
する事が容易なオートリセット回路を提供するものであ
る。
本発明のオートリセット回路では、従来のオートリセッ
ト回路の抵抗の代わりにコンデンサーとｔ源の固定端子
間に、複数個のＭ”ＯＳトランジヌターを直列接続した
充電回路に於いて、一部のＭＯＳトランジスターのゲー
トを前記クロック源に直接接続し、残りのＭＯＳ トラ
ンジスタのゲートを前記クロック源に接続された遅延回
路の出力を反転するインバーターの出力部に接続してお
りまた従来のオートリセット回路のＲＥＳＥＴ端子と接
地間に直列接続された複数個のＭＯＳトランジスターに
於いては、一部のＭＯＳ トランジスターのゲートを前
記クロック源に直接接続し、残りのＭＯＳ トランジス
ターのゲートを前記遅延回路の出力部に接続したことを
特徴とする。
ト回路の抵抗の代わりにコンデンサーとｔ源の固定端子
間に、複数個のＭ”ＯＳトランジヌターを直列接続した
充電回路に於いて、一部のＭＯＳトランジスターのゲー
トを前記クロック源に直接接続し、残りのＭＯＳ トラ
ンジスタのゲートを前記クロック源に接続された遅延回
路の出力を反転するインバーターの出力部に接続してお
りまた従来のオートリセット回路のＲＥＳＥＴ端子と接
地間に直列接続された複数個のＭＯＳトランジスターに
於いては、一部のＭＯＳ トランジスターのゲートを前
記クロック源に直接接続し、残りのＭＯＳ トランジス
ターのゲートを前記遅延回路の出力部に接続したことを
特徴とする。
本発明は以上の回路構成を有するので、電源投入時、ク
ロックの発振が開始されるまでの間、ＲＦｉＳＥ！Ｔ端
子から論理回路を初期状態にするためのリセット信号を
出力し、クロックの発振が開始されると、クロックの発
振を検出して、クロックのタイミングによりコンデンサ
ーの充放電繰り返し、コンデンサーの電位が所定の電位
に達すると、ＦｔＥＳＫＴ端子のリセット信号を自動的
に解除する。
ロックの発振が開始されるまでの間、ＲＦｉＳＥ！Ｔ端
子から論理回路を初期状態にするためのリセット信号を
出力し、クロックの発振が開始されると、クロックの発
振を検出して、クロックのタイミングによりコンデンサ
ーの充放電繰り返し、コンデンサーの電位が所定の電位
に達すると、ＦｔＥＳＫＴ端子のリセット信号を自動的
に解除する。
以下、本発明について第１図に示した実施例に基づいて
詳細に説明する。
詳細に説明する。
第１図に於いて、４，５はＰチャンネル型ＭＯ８トラン
ジスタ、６，７はＮチャンネル型ＭＯＳ トランジスタ
、５は充電用コンデンサ、８はＣＭＯＳインバータ、９
，１０は時定数Ｒ，Ｏ，を持つ遅延回路を構成する抵抗
とコンデンサー、２は論理回路１のリセット信号入力端
子であふ。トランジスタ４．７のゲートは、発振回路に
直接接続され、トランジスター５のゲートは、ａＭｏｓ
Ｍｏ式−ター８の出力部、またトランジスター６のゲー
トは遅延回路の出力部に接続されている。
ジスタ、６，７はＮチャンネル型ＭＯＳ トランジスタ
、５は充電用コンデンサ、８はＣＭＯＳインバータ、９
，１０は時定数Ｒ，Ｏ，を持つ遅延回路を構成する抵抗
とコンデンサー、２は論理回路１のリセット信号入力端
子であふ。トランジスタ４．７のゲートは、発振回路に
直接接続され、トランジスター５のゲートは、ａＭｏｓ
Ｍｏ式−ター８の出力部、またトランジスター６のゲー
トは遅延回路の出力部に接続されている。
次に本発明の動作について詳細に説明する。
第１図に示されるオートリセット回路に電源電圧が印刀
口され、クロックの発振が開始されるまでの間、コンデ
ンサー３は放電した状態にあり、従ってＲＥ Ｓ Ｉ！
ｉ Ｔ ７Ｊ子２ではリセット信号か入力された状態に
あるクロックの発振が開始されると、第１図のよう・な
回路構成を有しているため、４゜５のＭＯＳ トランジ
スターの０Ｎ−ＯＦＦ動作により、クロック−周期に付
き、遅延回路の時定数０、Ｒ，と同等な充電期間と、６
，７のＭＯＳ ）ランジスタＯ，Ｎ−○ヤＦ動作により
、クロック−周期に付きある放電期間を、生ずる。この
とき６，７０Ｍ０８）う／ジスタの伝１般定数βＮ を
４，５のＭＯＳトランジスタの伝搬定数βＰに比べ十分
小さくとると、コンデンサー３はクロック−周期毎に充
電されて来る。コンデンサー３が充電され”Ｈルベルと
なると、ＲＥＳＫＴ端子２のリセット信号が解除される
。
口され、クロックの発振が開始されるまでの間、コンデ
ンサー３は放電した状態にあり、従ってＲＥ Ｓ Ｉ！
ｉ Ｔ ７Ｊ子２ではリセット信号か入力された状態に
あるクロックの発振が開始されると、第１図のよう・な
回路構成を有しているため、４゜５のＭＯＳ トランジ
スターの０Ｎ−ＯＦＦ動作により、クロック−周期に付
き、遅延回路の時定数０、Ｒ，と同等な充電期間と、６
，７のＭＯＳ ）ランジスタＯ，Ｎ−○ヤＦ動作により
、クロック−周期に付きある放電期間を、生ずる。この
とき６，７０Ｍ０８）う／ジスタの伝１般定数βＮ を
４，５のＭＯＳトランジスタの伝搬定数βＰに比べ十分
小さくとると、コンデンサー３はクロック−周期毎に充
電されて来る。コンデンサー３が充電され”Ｈルベルと
なると、ＲＥＳＫＴ端子２のリセット信号が解除される
。
以上の動作で明らかな様に本発明の回路では、電源投入
直後リセット信号が出力された状、轢にあυ、クロック
の発振を検出してリセット信号を解除することをｔｐ？
ｆｅとしている。
直後リセット信号が出力された状、轢にあυ、クロック
の発振を検出してリセット信号を解除することをｔｐ？
ｆｅとしている。
本発明の回路に於いて、クロックの発振を検出してから
コンデンサーを充電し、リセット信号を解除するため、
コンデンサー１５は小容量で良い。
コンデンサーを充電し、リセット信号を解除するため、
コンデンサー１５は小容量で良い。
よって外付部品を用いる必要がない。従って単一の半導
体基板内に容易に構成できる利点を有する。
体基板内に容易に構成できる利点を有する。
本発明はクロック信号源を有する総ての集積回路に組み
込めるオートリセット回路として応用できる。
込めるオートリセット回路として応用できる。
第１図は本発明のオートリセット回路図、第２図は従来
のオートリセット回路図、第３図（ａ） 、 （ｂ）は
第１図の実施例のオートリセット回路のタイミングチャ
ートを示している。 １・・・論理回路 ３・・・コンデンサー ４，５・・
・Ｎチャンネル型ＭＯ８）ランジスタ ６，７・・・Ｐ
チャンネルｑＭＯ８）ランジスタ ８・・・ＣＭＯＳイ
ンバーター ９・・・抵抗 １０・・・コンデンサ１１
・・・発振回路 以 上
のオートリセット回路図、第３図（ａ） 、 （ｂ）は
第１図の実施例のオートリセット回路のタイミングチャ
ートを示している。 １・・・論理回路 ３・・・コンデンサー ４，５・・
・Ｎチャンネル型ＭＯ８）ランジスタ ６，７・・・Ｐ
チャンネルｑＭＯ８）ランジスタ ８・・・ＣＭＯＳイ
ンバーター ９・・・抵抗 １０・・・コンデンサ１１
・・・発振回路 以 上
Claims (1)
- 【特許請求の範囲】 一端が電源の第一の固定電位端子に結合されたコンデン
サーと 前記電源により動作するクロツク源に接続された遅延回
路と、 前記遅延回路の出力部に接続されたインバータと、 前記電源の第二の固定電位端子と前記コンデンサー間に
直列接続され、且つ、一部のＭＯＳトランジスターのゲ
ートは前記クロツク源に直接接続され、残りのＭＯＳト
ランジスタのゲートは前記インバータの出力部に接続さ
れた複数のＭＯＳトランジスターから構成されることに
より、前記クロツク源の発振を検出して前記コンデンサ
ーを充電する充電回路と、 前記電源の第一の固定電位端子と前記コンデンサー間に
直列接続され、且つ、一部のＭＯＳトランジスターのゲ
ートは前記クロツク源に直接接続され、残りのＭＯＳト
ランジスタのゲートは前記遅延回路の出力部に接続され
た複数のＭＯＳトランジスターから構成されて、クロツ
クのタイミングにより前記コンデンサーを放電する放電
回路とから成るオートリセツト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11066385A JPS61269413A (ja) | 1985-05-23 | 1985-05-23 | オ−トリセツト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11066385A JPS61269413A (ja) | 1985-05-23 | 1985-05-23 | オ−トリセツト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61269413A true JPS61269413A (ja) | 1986-11-28 |
Family
ID=14541320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11066385A Pending JPS61269413A (ja) | 1985-05-23 | 1985-05-23 | オ−トリセツト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61269413A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103338029A (zh) * | 2013-06-20 | 2013-10-02 | 歌尔声学股份有限公司 | 一种自动复位装置 |
-
1985
- 1985-05-23 JP JP11066385A patent/JPS61269413A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103338029A (zh) * | 2013-06-20 | 2013-10-02 | 歌尔声学股份有限公司 | 一种自动复位装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4365174A (en) | Pulse counter type circuit for power-up indication | |
| US4479097A (en) | Low voltage, low power RC oscillator circuit | |
| JP2011147190A (ja) | 遅延回路、及び電子機器 | |
| JPS61222318A (ja) | パワ−オンリセツト回路 | |
| JPS61269413A (ja) | オ−トリセツト回路 | |
| US6320443B1 (en) | RC delay time stabilizing circuit | |
| JPH0612869B2 (ja) | Ｃｍｏｓダイナミツクｒａｍ用時間遅廷回路 | |
| JP2000114946A (ja) | オートリセット回路 | |
| JPH0316648B2 (ja) | ||
| JPH0446011B2 (ja) | ||
| JPH02236178A (ja) | 半導体装置 | |
| JP3211881B2 (ja) | 半導体記憶装置 | |
| KR950015048B1 (ko) | 파워 온 리세트 회로 | |
| JPS61296817A (ja) | パワ−オン・リセツト回路 | |
| JP3614557B2 (ja) | パワーオンリセット回路及びこれを用いた制御装置 | |
| JPH043514A (ja) | パワーオンリセット回路 | |
| JPH0716432U (ja) | パワーオンリセット信号発生回路 | |
| JP2001195148A (ja) | クロック停止検出回路 | |
| JPS6243367B2 (ja) | ||
| JPH08272491A (ja) | 電圧検出回路 | |
| JPS5930335B2 (ja) | オ−トリセツト回路 | |
| JPS5948568B2 (ja) | フリツプフロツプ回路 | |
| US20020075046A1 (en) | Power-on reset circuit with voltage sensing functions | |
| JPS59229920A (ja) | 遅延回路 | |
| JP2000172381A (ja) | パワーオンリセット回路 |