JPS61270899A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPS61270899A JPS61270899A JP60111606A JP11160685A JPS61270899A JP S61270899 A JPS61270899 A JP S61270899A JP 60111606 A JP60111606 A JP 60111606A JP 11160685 A JP11160685 A JP 11160685A JP S61270899 A JPS61270899 A JP S61270899A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- integrated circuit
- heat sink
- hybrid integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高周波、高出力の混成集積回路装置に関するも
のであり、膜回路基板の構造を簡素化することによりコ
スト低減と開発期間の短縮を計り、さらに、回路の集積
度を向上するだめのものである。
のであり、膜回路基板の構造を簡素化することによりコ
スト低減と開発期間の短縮を計り、さらに、回路の集積
度を向上するだめのものである。
高周波、高出力用の混成集積回路装置は従来は、第２図
に示すように、放熱体１上に半導体素子３゜３′取り付
は用開孔を有し表面にチップ部品４，４′が取り付けら
れた膜回路基板２を搭載し、半導体３．３′の外部引出
しリード７を膜回路基板２に半田５で半田付けする構造
をしている。膜回路基板２は半導体素子３，３′から発
生する熱全放散させるために穴を設け、この穴に半導体
素子３．３′ と放熱体１とを直接接触させるよつに挿
入していた。
に示すように、放熱体１上に半導体素子３゜３′取り付
は用開孔を有し表面にチップ部品４，４′が取り付けら
れた膜回路基板２を搭載し、半導体３．３′の外部引出
しリード７を膜回路基板２に半田５で半田付けする構造
をしている。膜回路基板２は半導体素子３，３′から発
生する熱全放散させるために穴を設け、この穴に半導体
素子３．３′ と放熱体１とを直接接触させるよつに挿
入していた。
また、膜回路基板２と、放熱体１とは密着するように半
田等で固定されている。
田等で固定されている。
第１図に示すような従来の構造においては、それぞれ品
種毎に、回路が異るため、半導体素子３゜３′を設置す
る位置や、半導体素子３，３′の数が異る。
種毎に、回路が異るため、半導体素子３゜３′を設置す
る位置や、半導体素子３，３′の数が異る。
゛従って、各品種毎に、膜回路基板２に設ける穴の位置
や数が異なるので、それぞれ膜回路基板毎に大全あける
ための金型を必要とする。この金型は非常に高価であり
、かつその製作に１〜２ケ月もの時間を要する。本発明
は、このような問題点を解決した混成集積回路装置を提
供するものである。
や数が異なるので、それぞれ膜回路基板毎に大全あける
ための金型を必要とする。この金型は非常に高価であり
、かつその製作に１〜２ケ月もの時間を要する。本発明
は、このような問題点を解決した混成集積回路装置を提
供するものである。
本発明は、放熱体と膜回路基板との間に適度なスペーサ
金介在させることにより、膜回路基板の穴を不要として
いる。
金介在させることにより、膜回路基板の穴を不要として
いる。
以下、図面を用いて本発明を説明する。第１図に本発明
の一実施例を示す。半導体素子３，３′やチップ部品４
．４’、４＃の取り付けられた膜回路基板２はスペーサ
６によって半導体素子３，３′等取付面が放熱体１側を
向くように放熱体に機械的、電気的に接続されている。
の一実施例を示す。半導体素子３，３′やチップ部品４
．４’、４＃の取り付けられた膜回路基板２はスペーサ
６によって半導体素子３，３′等取付面が放熱体１側を
向くように放熱体に機械的、電気的に接続されている。
半導体素子３，３′は放熱体２に半田５もしくはネジ等
ヤ固定され、半導体素子３，３′の外部引出電極７は膜
回路基板２上の導電パターンに半田付される。
ヤ固定され、半導体素子３，３′の外部引出電極７は膜
回路基板２上の導電パターンに半田付される。
このような構造にすることにより、膜回路基板２には半
導体素子３，３′を搭載のための穴を必要としない。従
って、膜回路基板２形成が非常に容易となる。
導体素子３，３′を搭載のための穴を必要としない。従
って、膜回路基板２形成が非常に容易となる。
本発明により、従来必要としていた膜回路基板上の穴を
なくすことができ、以下のような効果が期待できる。
なくすことができ、以下のような効果が期待できる。
１、膜回路基板に穴をあけるための金型製作費が′なく
なるので良品のコストを低減できる。
なるので良品のコストを低減できる。
２、新製品開発、設計変更に際し、金型製作に要する時
間を短縮できる。
間を短縮できる。
３、従来、穴となっていた領域にも回路を構成できるの
で回路集積度を高くすることかできる。
で回路集積度を高くすることかできる。
第１図は本発明の一実施例を示す断面図、第２図は従来
の混成集積回路を示す断面図である。 １・・・・・・金属放熱体、２・・・・・・膜回路基板
、３，３′・・・・・・半導体素子、４ 、４’、 ４
Ｎ・・・・・・チップ部品、５・・・・・・半田、６，
６／・・・・・・スペーサ、７・・・・・・外部引出し
リード。
の混成集積回路を示す断面図である。 １・・・・・・金属放熱体、２・・・・・・膜回路基板
、３，３′・・・・・・半導体素子、４ 、４’、 ４
Ｎ・・・・・・チップ部品、５・・・・・・半田、６，
６／・・・・・・スペーサ、７・・・・・・外部引出し
リード。
Claims (1)
- 【特許請求の範囲】 １、金属製放熱体上に搭載された半導体素子と膜回路基
板とを有し、前記放熱体と、膜回路基板との間に空隙を
有することを特徴とする混成集積回路装置。 ２、前記膜回路基板の前記半導体素子を搭載した面が前
記放熱体に面していることを特徴とする特許請求の範囲
第１項記載の混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60111606A JPS61270899A (ja) | 1985-05-24 | 1985-05-24 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60111606A JPS61270899A (ja) | 1985-05-24 | 1985-05-24 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61270899A true JPS61270899A (ja) | 1986-12-01 |
Family
ID=14565602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60111606A Pending JPS61270899A (ja) | 1985-05-24 | 1985-05-24 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61270899A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09275287A (ja) * | 1996-04-05 | 1997-10-21 | Nec Corp | 電子部品の冷却構造 |
-
1985
- 1985-05-24 JP JP60111606A patent/JPS61270899A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09275287A (ja) * | 1996-04-05 | 1997-10-21 | Nec Corp | 電子部品の冷却構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3051011B2 (ja) | パワ−モジュ−ル | |
| US4949220A (en) | Hybrid IC with heat sink | |
| JPH05335695A (ja) | シングルインラインモジュール | |
| JP2901356B2 (ja) | 混成集積回路 | |
| JPS61270899A (ja) | 混成集積回路装置 | |
| JP2919674B2 (ja) | 混成集積回路 | |
| JPH0787223B2 (ja) | プリント基板及びその製造方法 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JPH02134890A (ja) | 回路素子実装基板 | |
| JPH09199665A (ja) | 実装装置 | |
| JPS6373694A (ja) | 電子回路基板 | |
| JP3232723B2 (ja) | 電子回路装置およびその製造方法 | |
| JPS58159361A (ja) | 多層混成集積回路装置 | |
| JPH03120851A (ja) | 半導体搭載用基板 | |
| JPH079969B2 (ja) | 高出力用混成集積回路装置 | |
| JPS6217382B2 (ja) | ||
| JPH01302757A (ja) | 基板集合シート | |
| JPH04267361A (ja) | リードレスチップキャリア | |
| JPH01318259A (ja) | 混成集積回路装置 | |
| JPS62134956A (ja) | パワ−用混成集積回路 | |
| JPS6295840A (ja) | トランジスタ装置 | |
| JPS6132592A (ja) | 混成集積回路 | |
| JPH0430565A (ja) | 高出力用混成集積回路装置 | |
| JPH01246857A (ja) | 半導体装置 | |
| JPH0430459A (ja) | 高出力用混成集積回路装置 |