JPS6127638A - 薄膜加工方法 - Google Patents

薄膜加工方法

Info

Publication number
JPS6127638A
JPS6127638A JP14891884A JP14891884A JPS6127638A JP S6127638 A JPS6127638 A JP S6127638A JP 14891884 A JP14891884 A JP 14891884A JP 14891884 A JP14891884 A JP 14891884A JP S6127638 A JPS6127638 A JP S6127638A
Authority
JP
Japan
Prior art keywords
thin film
substrate
patterns
thin
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14891884A
Other languages
English (en)
Other versions
JPH0544827B2 (ja
Inventor
Masaaki Yasumoto
安本 雅昭
Tadayoshi Enomoto
榎本 忠儀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14891884A priority Critical patent/JPS6127638A/ja
Publication of JPS6127638A publication Critical patent/JPS6127638A/ja
Publication of JPH0544827B2 publication Critical patent/JPH0544827B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/202Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials for lift-off processes

Landscapes

  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体、金属、誘電体等で構成される基板上に
薄膜パターンを形成する方法に関する。
〔従来技術とその問題点〕
基板上に薄膜パターンを形成する1方法に、リフトオフ
法が知られている。本方法は、写真喰刻法を用いてパタ
ーン化されたフォトレジスト等のマスク材料が形成され
た基板上に薄膜を形成し、しかる後、マスク材料を除去
することにより、マスク材料上に形成された薄膜をも除
去し、薄膜ノくターンを形成する方法である。本方法の
特徴は薄膜パターンの寸法が7オトレジスト等のマスク
材料の寸法にのみ依存するため、フォトレジストマスク
を用いて全面的に形成された薄膜をエツチングし、薄膜
パターンを形成する通常のパターン形成方法に比べて寸
法精度が高いことである。
第2図に、従来のリフトオフ法の工程を示す。第2図(
a)に写真喰刻法全用いてバターニングしたフォトレジ
スト等のマスク用第1の薄膜202が形成されたシリコ
ン、金属、セラミックス等の基板201  を示す。
第2図(b)に、第2図(atの表面に真空蒸着法等を
用いて第2の薄膜204,204.’  205および
205′ を形成した構造を示す。
次に、第1の薄膜がエツチングでき、しかも第2の薄膜
がエツチングできないエツチング液を用いて204M下
の第1の薄膜を除去し、204を剥離する。この結果、
先に開口部203,203’が設けられていた部分に第
2の薄膜205,205’が残り、第2図(C)のよう
に、基板201上に第2の薄膜パターンが形成される。
一例としてセラミック基板f:201 に、シラグレー
社のAZ−1450J  フォトレジストを第1の薄膜
に、金膜を第2の薄膜に使用し、エツチング液にアセト
ンやシラプレー社の11’12A剥離液を使用すれば、
セラミック基板に金パターンを形成できる。この方法で
は、第1の薄膜202を除去する時、エツチング液が2
04 と205の境界からのみ浸透する。従って、基板
上に形成される薄膜パターンの面積に比べて十分に小さ
い場合、202をエツチングするのに長時開裂する欠点
−7Eおる。このエツチング液間を短縮する目的で超音
波をかけながらエツチングする方法もよく用いられるが
、この場合、第2の薄膜と基板の接着力が弱いと、20
5 も剥離してしまうことがある。
〔発明の目的〕
本発明の目的は上に述べた従来のリフトオIフ法の欠点
を除去することである。
〔発明の構成〕
本発明は基板表面上に第1の薄膜を形成し、該第1の薄
膜に写真喰刻法を用いて第1の薄膜を貫通する少なくと
も1つ以上の開ロSt−設け、次に開口部をもつ第1の
薄膜か形成されている基板上に第2の薄膜を形成した後
、第2の薄膜のエツチングに耐える 材料4用いて、少なくとも前記第1の薄膜の開口部に形
成されている第2の薄膜を保護するマスクパターンを形
成し、しかる後、該マスクツくターンを用いて第2の薄
膜をエツチングし、最後に:第1の薄膜およびマスクパ
ターンを除去することにより、基板上にパターン化され
た第2の薄膜を形成することを特徴とする薄膜加工方法
2である。
〔実施例〕
以下、図面を用いながら本発明の実施例を詳細に説明す
る。第1図は、本発明による製造工程の流れを示したも
のである。
第1図(a)は、半導体、金属、絶縁物等の基板101
0表面に一様に形成されたフォトレジスト等の第1の薄
膜102に写真喰刻法を用いて開口部103゜103′
を設けた断面図である。
次に第1図(blに示すように表面に、金等の第2の薄
膜を真空蒸着法等を用いて形成する。ここで、102上
に形成される第2の薄膜を104、開口部103.10
3’  に形成される第2の薄膜をそれぞれ105,1
05’  とする。
次に、フォトレジスト等の第3の薄膜を全面に形成し、
この後該第3の薄膜を写真喰刻法によりパターニングし
第1図(C1に示されているような105゜105′を
完全に覆うマスクパターン1.06,106’を形成す
る。
次に、106,106’をマスクとして第2の薄膜10
4をエツチングすることにより第1図(d)を得る。1
04が金膜の場合のエツチング液としては王水やヨウ素
系エッチャントがある。
最後に106.  H16’  および102をフォト
レジスト剥離液を用いて除去することにより、107も
剥離され、第1図telに示されているように、第2の
薄膜パターン105,105’が基板101上に形成さ
れる。
以上示した実施例では、第1の薄膜および第3の薄膜と
してフォトレジストを一例として示したが、第2の薄膜
のエツチング液に耐える材料であればこれに限らない。
例えば、第2の薄膜が金膜の場合二酸化シリコン膜を第
1および第3の薄膜にフッ酸を第1および第3の薄膜に
使用することもできる。
最後に第2の薄膜として金膜を一例としたが、他の金属
膜、半導体膜あるいは絶縁膜でもかまわない。
〔発明の効果〕
以上述べたように、本発明を用いれはエツチング時間が
長くなる、あるいは、第2の薄膜パターンの剥離が発生
する可能性がある、等の従来のリフトオフ法の欠点が解
消でき、リフトオフ法の最大のメリットである高精度の
パターン形成が容易になる。
【図面の簡単な説明】
第1図(a)〜(e)は本発明による製造工程の流れを
示した断面図である。101 U、基板、102は第1
の薄膜、103,103’  は第1の薄膜に形成され
た開口部である。104 は第1の薄膜上に形成された
第2の薄膜、105,105’  は開口部103.1
03’に104 と同時に形成された第2の薄膜である
。また、106,106/  はパターン化された第3
の薄膜である。 第2図は(a)〜(C1、従来まで用いられているリフ
トオフ法を用いたパターン形成工程の流れを示す断面図
である。201は基板、202は第1の薄膜、203,
203’は第1の薄膜に形成された開口部である。また
204.205,205’  は第2の薄膜でおる。 第2図

Claims (1)

    【特許請求の範囲】
  1. 基板表面上に第1の薄膜を形成し、該第1の薄膜に写真
    喰刻法を用いて第1の薄膜を貫通する少なくとも1つの
    開口部を設け、次に開口部をもつ第1の薄膜が形成され
    ている基板上に第2の薄膜を形成した後、第2の薄膜の
    エッチングに耐える材料を用いて、少なくとも前記第1
    の薄膜の開口部に形成されている第2の薄膜を保護する
    マスクパターンを形成し、しかる後、該マスクパターン
    を用いて第2の薄膜をエッチングし、最後に、第1の薄
    膜およびマスクパターンを除去することにより、基板上
    にパターン化された第2の薄膜を形成することを特徴と
    する薄膜加工方法。
JP14891884A 1984-07-18 1984-07-18 薄膜加工方法 Granted JPS6127638A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14891884A JPS6127638A (ja) 1984-07-18 1984-07-18 薄膜加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14891884A JPS6127638A (ja) 1984-07-18 1984-07-18 薄膜加工方法

Publications (2)

Publication Number Publication Date
JPS6127638A true JPS6127638A (ja) 1986-02-07
JPH0544827B2 JPH0544827B2 (ja) 1993-07-07

Family

ID=15463568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14891884A Granted JPS6127638A (ja) 1984-07-18 1984-07-18 薄膜加工方法

Country Status (1)

Country Link
JP (1) JPS6127638A (ja)

Also Published As

Publication number Publication date
JPH0544827B2 (ja) 1993-07-07

Similar Documents

Publication Publication Date Title
JPH04129267A (ja) 半導体基板およびその製造方法
JPS6127638A (ja) 薄膜加工方法
US4311546A (en) Method of manufacturing semiconductor device
JP3349001B2 (ja) 金属膜の形成方法
JPS62149138A (ja) 半導体装置の製造方法
US3551176A (en) Method for providing holes in glass
JPS59104523A (ja) 赤外線検知素子の製造方法
JPH0230748A (ja) 微細パターン形成方法
JP2946102B2 (ja) パターン形成方法
JPS63312645A (ja) 半導体装置の製造方法
JPH01119028A (ja) 半導体装置の製造方法
JPH03239331A (ja) 半導体装置の製造方法
JPS61256729A (ja) 導体パタ−ンの形成方法
JPH02202030A (ja) 半導体装置の製造方法
JPS5984550A (ja) 半導体装置の製法
JPH05251425A (ja) Au膜エッチング方法
JPH04364726A (ja) パターン形成方法
JPH05281703A (ja) パターン形成方法
JPH0282527A (ja) 半導体装置の製造方法
JPH0546096B2 (ja)
JPH01298740A (ja) 半導体装置
JPS6346152B2 (ja)
JPS6340367A (ja) 半導体装置の製造方法
JPS61279689A (ja) 側壁保護膜を有したエツチングマスク構造とその製造方法
JPS6030100B2 (ja) パタ−ン形成方法