JPH0544827B2 - - Google Patents
Info
- Publication number
- JPH0544827B2 JPH0544827B2 JP59148918A JP14891884A JPH0544827B2 JP H0544827 B2 JPH0544827 B2 JP H0544827B2 JP 59148918 A JP59148918 A JP 59148918A JP 14891884 A JP14891884 A JP 14891884A JP H0544827 B2 JPH0544827 B2 JP H0544827B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- forming
- pattern
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
- H10P76/202—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials for lift-off processes
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体、金属、誘電体等で構成される
基板上に薄膜パターンを形成する方法に関する。
基板上に薄膜パターンを形成する方法に関する。
基板上に薄膜パターンを形成する１方法に、リ
フトオフ法が知られている。本方法は、写真喰刻
法を用いてパターン化されたフオトレジスト等の
マスク材料が形成された基板上に薄膜を形成し、
しかる後、マスク材料を除去することにより、マ
スク材料上に形成された薄膜をも除去し、薄膜パ
ターンを形成する方法である。本方法の特徴は薄
膜パターンの寸法がフオトレジスト等のマスク材
料の寸法にのみ依存するため、フオトレジストマ
スクを用いて全面的に形成された薄膜をエツチン
グし、薄膜パターンを形成する通常のパターン形
成方法に比べて寸法精度が高いことである。
フトオフ法が知られている。本方法は、写真喰刻
法を用いてパターン化されたフオトレジスト等の
マスク材料が形成された基板上に薄膜を形成し、
しかる後、マスク材料を除去することにより、マ
スク材料上に形成された薄膜をも除去し、薄膜パ
ターンを形成する方法である。本方法の特徴は薄
膜パターンの寸法がフオトレジスト等のマスク材
料の寸法にのみ依存するため、フオトレジストマ
スクを用いて全面的に形成された薄膜をエツチン
グし、薄膜パターンを形成する通常のパターン形
成方法に比べて寸法精度が高いことである。
第２図に、従来のリフトオフ法の工程を示す。
第２図ａに写真喰刻法を用いてパターニングした
フオトレジスト等のマスク用第１の薄膜２０２が
形成されたシリコン、金属、セラミツクス等の基
板２０１を示す。
第２図ａに写真喰刻法を用いてパターニングした
フオトレジスト等のマスク用第１の薄膜２０２が
形成されたシリコン、金属、セラミツクス等の基
板２０１を示す。
第２図ｂに、第２図ａの表面に真空蒸着法等を
用いて第２の薄膜２０４，２０４′，２０５およ
び２０５′を形成した構造を示す。
用いて第２の薄膜２０４，２０４′，２０５およ
び２０５′を形成した構造を示す。
次に、第１の薄膜がエツチングでき、しかも第
２の薄膜がエツチングできないエツチング液を用
いて２０４直下の第１の薄膜を除去し、２０４を
剥離する。この結果、先に開口部２０３，２０
３′が設けられていた部分に第２の薄膜２０５，
２０５′が残り、第２図ｃのように、基板２０１
上に第２の薄膜パターンが形成される。
２の薄膜がエツチングできないエツチング液を用
いて２０４直下の第１の薄膜を除去し、２０４を
剥離する。この結果、先に開口部２０３，２０
３′が設けられていた部分に第２の薄膜２０５，
２０５′が残り、第２図ｃのように、基板２０１
上に第２の薄膜パターンが形成される。
一例としてセラミツク基板を２０１に、シツプ
レー社のAZ−1450Jフオトレジストを第１の薄膜
に、金膜を第２の薄膜に使用し、エツチング液に
アセトンやシツプレー社の1112A剥離液を使用す
れば、セラミツク基板に金パターンを形成でき
る。この方法では、第１の薄膜２０２を除去する
時、エツチング液が２０４と２０５の境界からの
み浸透する。従つて、基板上に形成される薄膜パ
ターンの面積に比べて十分に小さい場合、２０２
をエツチングするのに長時間要する欠点がある。
このエツチング時間を短縮する目的で超音波をか
けながらエツチングする方法もよく用いられる
が、この場合、第２の薄膜と基板の接着力が弱い
と、２０５も剥離してしまうことがある。
レー社のAZ−1450Jフオトレジストを第１の薄膜
に、金膜を第２の薄膜に使用し、エツチング液に
アセトンやシツプレー社の1112A剥離液を使用す
れば、セラミツク基板に金パターンを形成でき
る。この方法では、第１の薄膜２０２を除去する
時、エツチング液が２０４と２０５の境界からの
み浸透する。従つて、基板上に形成される薄膜パ
ターンの面積に比べて十分に小さい場合、２０２
をエツチングするのに長時間要する欠点がある。
このエツチング時間を短縮する目的で超音波をか
けながらエツチングする方法もよく用いられる
が、この場合、第２の薄膜と基板の接着力が弱い
と、２０５も剥離してしまうことがある。
本発明の目的は上に述べた従来のリフトオフ法
の欠点を除去することである。
の欠点を除去することである。
本発明は基板表面上に第１の薄膜を形成し、該
第１の薄膜に写真喰刻法を用いて第１の薄膜を貫
通する少なくとも１つの開口部を設け、次に開口
部をもつ第１の薄膜が形成されている基板上に第
２の薄膜を形成した後、第２の薄膜のエツチング
に耐える 材料を用いて、少なくとも前記第１の薄膜の開
口部に形成されている第２の薄膜を保護するマス
クパターンを形成し、しかる後、該マスクパター
ンを用いて第２の薄膜をエツチングし、最後に、
第１の薄膜およびマスクパターンを除去すること
により、基板上にパターン化された第２の薄膜を
形成することを特徴とする薄膜加工方法。であ
る。
第１の薄膜に写真喰刻法を用いて第１の薄膜を貫
通する少なくとも１つの開口部を設け、次に開口
部をもつ第１の薄膜が形成されている基板上に第
２の薄膜を形成した後、第２の薄膜のエツチング
に耐える 材料を用いて、少なくとも前記第１の薄膜の開
口部に形成されている第２の薄膜を保護するマス
クパターンを形成し、しかる後、該マスクパター
ンを用いて第２の薄膜をエツチングし、最後に、
第１の薄膜およびマスクパターンを除去すること
により、基板上にパターン化された第２の薄膜を
形成することを特徴とする薄膜加工方法。であ
る。
以下、図面を用いながら本発明の実施例を詳細
に説明する。第１図は、本発明による製造工程の
流れを示したものである。
に説明する。第１図は、本発明による製造工程の
流れを示したものである。
第１図ａは、半導体、金属、絶縁物等の基板１
０１の表面に一様に形成されたフオトレジスト等
の第１の薄膜１０２に写真喰刻法を用いて開口部
１０３，１０３′を設けた断面図である。
０１の表面に一様に形成されたフオトレジスト等
の第１の薄膜１０２に写真喰刻法を用いて開口部
１０３，１０３′を設けた断面図である。
次に第１図ｂに示すように表面に、金等の第２
の薄膜を真空蒸着法等を用いて形成する。ここ
で、１０２上に形成される第２の薄膜を１０４、
開口部１０３，１０３′に形成される第２の薄膜
をそれぞれ１０５，１０５′とする。
の薄膜を真空蒸着法等を用いて形成する。ここ
で、１０２上に形成される第２の薄膜を１０４、
開口部１０３，１０３′に形成される第２の薄膜
をそれぞれ１０５，１０５′とする。
次に、フオトレジスト等の第３の薄膜を全面に
形成し、この後該第３の薄膜を写真喰刻法により
パターニングし第１図ｃに示されているような１
０５，１０５′を完全に覆うマスクパターン１０
６，１０６′を形成する。
形成し、この後該第３の薄膜を写真喰刻法により
パターニングし第１図ｃに示されているような１
０５，１０５′を完全に覆うマスクパターン１０
６，１０６′を形成する。
次に、１０６，１０６′をマスクとして第２の
薄膜１０４をエツチングすることにより第１図ｄ
を得る。１０４が金膜の場合のエツチング液とし
ては王水やヨウ素系エツチヤントがある。
薄膜１０４をエツチングすることにより第１図ｄ
を得る。１０４が金膜の場合のエツチング液とし
ては王水やヨウ素系エツチヤントがある。
最後に１０６，１０６′および１０２をフオト
レジスト剥離液を用いて除去することにより、１
０７も剥離され、第１図ｅに示されているよう
に、第２の薄膜パターン１０５，１０５′が基板
１０１上に形成される。
レジスト剥離液を用いて除去することにより、１
０７も剥離され、第１図ｅに示されているよう
に、第２の薄膜パターン１０５，１０５′が基板
１０１上に形成される。
以上示した実施例では、第１の薄膜および第３
の薄膜としてフオトレジストを一例として示した
が、第２の薄膜のエツチング液に耐える材料であ
ればこれに限らない。例えば、第２の薄膜が金膜
の場合二酸化シリコン膜を第１および第３の薄膜
にフツ酸を第１および第３の薄膜に使用すること
もできる。
の薄膜としてフオトレジストを一例として示した
が、第２の薄膜のエツチング液に耐える材料であ
ればこれに限らない。例えば、第２の薄膜が金膜
の場合二酸化シリコン膜を第１および第３の薄膜
にフツ酸を第１および第３の薄膜に使用すること
もできる。
最後に第２の薄膜として金膜を一例としたが、
他の金属膜、半導体膜あるいは絶縁膜でもかまわ
ない。
他の金属膜、半導体膜あるいは絶縁膜でもかまわ
ない。
以上述べたように、本発明を用いればエツチン
グ時間が長くなる、あるいは、第２の薄膜パター
ンの剥離が発生する可能性がある、等の従来のリ
フトオフ法の欠点が解消でき、リフトオフ法の最
大のメリツトである高精度のパターン形成が容易
になる。
グ時間が長くなる、あるいは、第２の薄膜パター
ンの剥離が発生する可能性がある、等の従来のリ
フトオフ法の欠点が解消でき、リフトオフ法の最
大のメリツトである高精度のパターン形成が容易
になる。
第１図ａ〜ｅは本発明による製造工程の流れを
示した断面図である。１０１は、基板、１０２は
第１の薄膜、１０３，１０３′は第１の薄膜に形
成された開口部である。１０４は第１の薄膜上に
形成された第２の薄膜、１０５，１０５′は開口
部１０３，１０３′に１０４と同時に形成された
第２の薄膜である。また、１０６，１０６′はパ
ターン化された第３の薄膜である。 第２図はａ〜ｃ、従来まで用いられているリフ
トオフ法を用いたパターン形成工程の流れを示す
断面図である。２０１は基板、２０２は第１の薄
膜、２０３，２０３′は第１の薄膜に形成された
開口部である。また２０４，２０５，２０５′は
第２の薄膜である。
示した断面図である。１０１は、基板、１０２は
第１の薄膜、１０３，１０３′は第１の薄膜に形
成された開口部である。１０４は第１の薄膜上に
形成された第２の薄膜、１０５，１０５′は開口
部１０３，１０３′に１０４と同時に形成された
第２の薄膜である。また、１０６，１０６′はパ
ターン化された第３の薄膜である。 第２図はａ〜ｃ、従来まで用いられているリフ
トオフ法を用いたパターン形成工程の流れを示す
断面図である。２０１は基板、２０２は第１の薄
膜、２０３，２０３′は第１の薄膜に形成された
開口部である。また２０４，２０５，２０５′は
第２の薄膜である。
Claims (1)
- １ 基板表面上に第１の薄膜を形成し、該第１の
薄膜に写真喰刻法を用いて第１の薄膜を貫通する
少なくとも１つの開口部を設け、次に開口部をも
つ第１の薄膜が形成されている基板上に第２の薄
膜を形成した後、第２の薄膜のエツチングに耐え
る材料を用いて、少なくとも前記第１の薄膜の開
口部に形成されている第２の薄膜を保護するマス
クパターンを形成し、しかる後、該マスクパター
ンを用いて第２の薄膜をエツチングし、最後に、
第１の薄膜およびマスクパターンを除去すること
により、基板上にパターン化された第２の薄膜を
形成することを特徴とする薄膜加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14891884A JPS6127638A (ja) | 1984-07-18 | 1984-07-18 | 薄膜加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14891884A JPS6127638A (ja) | 1984-07-18 | 1984-07-18 | 薄膜加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6127638A JPS6127638A (ja) | 1986-02-07 |
| JPH0544827B2 true JPH0544827B2 (ja) | 1993-07-07 |
Family
ID=15463568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14891884A Granted JPS6127638A (ja) | 1984-07-18 | 1984-07-18 | 薄膜加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6127638A (ja) |
-
1984
- 1984-07-18 JP JP14891884A patent/JPS6127638A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6127638A (ja) | 1986-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0544827B2 (ja) | ||
| US3953266A (en) | Process for fabricating a semiconductor device | |
| JPS6251228A (ja) | ガリウム−砒素モノリシツクマイクロ波集積回路の製造方法 | |
| JPS59141222A (ja) | 半導体装置の製造方法 | |
| US5352331A (en) | Cermet etch technique for integrated circuits | |
| US3551176A (en) | Method for providing holes in glass | |
| JPS59104523A (ja) | 赤外線検知素子の製造方法 | |
| JPH0230748A (ja) | 微細パターン形成方法 | |
| JPS62149138A (ja) | 半導体装置の製造方法 | |
| JPH08186115A (ja) | 金属膜の形成方法 | |
| JPS60254733A (ja) | パタ−ン形成法 | |
| JPS5984550A (ja) | 半導体装置の製法 | |
| JPH07273280A (ja) | 薄膜パターンの形成方法 | |
| JPH01119042A (ja) | 半導体装置の製造方法 | |
| JPS58100434A (ja) | リフトオフ用スペ−サ−の形成方法 | |
| JPS61256729A (ja) | 導体パタ−ンの形成方法 | |
| JPH01298740A (ja) | 半導体装置 | |
| JPS59211232A (ja) | 半導体装置における金属層パタ−ンの形成方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPS63312645A (ja) | 半導体装置の製造方法 | |
| JPS61224713A (ja) | 導体パタ−ンの形成方法 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JPS63314852A (ja) | 半導体装置の製造方法 | |
| JPH05251425A (ja) | Ａｕ膜エッチング方法 | |
| JPS6032203A (ja) | 透明薄膜のパタ−ニング方法 |