JPS61277276A - デイジタルフイルタ - Google Patents
デイジタルフイルタInfo
- Publication number
- JPS61277276A JPS61277276A JP60118435A JP11843585A JPS61277276A JP S61277276 A JPS61277276 A JP S61277276A JP 60118435 A JP60118435 A JP 60118435A JP 11843585 A JP11843585 A JP 11843585A JP S61277276 A JPS61277276 A JP S61277276A
- Authority
- JP
- Japan
- Prior art keywords
- coefficient
- signal
- adder
- digital filter
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、縮小画像の垂直補間に好適なディジタルフ
ィルタに関する。
ィルタに関する。
テレビジョン受像機の受像管の画面全体を親画面とし、
その一部に子画面を割り込ませて映し出すことができる
画像表示装置が知られている。この種の画像表示装置は
、親画面に割り込ませる子画面の画像情報は、親画像の
数分の−の水平走査ラインで構成すればよく、水平走査
ラインを間引くことにより画像の圧縮を行っている。第
３図に示す従来のディジタルフィルターは、３本の水平
走査ラインのうち２本を間引いたときに１間引いた２本
の水平走査ラインのもつ映像情報を、適宜の重み付けを
して取り込むための回路であり、２個のラインメモリ２
，３と３個の係数器４，５゜６及び加算器７を用いて構
成しである。ＡＤ変換器８にてディジタル信号に変換さ
れた映像信号は。
その一部に子画面を割り込ませて映し出すことができる
画像表示装置が知られている。この種の画像表示装置は
、親画面に割り込ませる子画面の画像情報は、親画像の
数分の−の水平走査ラインで構成すればよく、水平走査
ラインを間引くことにより画像の圧縮を行っている。第
３図に示す従来のディジタルフィルターは、３本の水平
走査ラインのうち２本を間引いたときに１間引いた２本
の水平走査ラインのもつ映像情報を、適宜の重み付けを
して取り込むための回路であり、２個のラインメモリ２
，３と３個の係数器４，５゜６及び加算器７を用いて構
成しである。ＡＤ変換器８にてディジタル信号に変換さ
れた映像信号は。
係数器４によって７倍された現在の信号と、ラインメモ
リ２と係数器５を通り了倍された１ライン前の信号と、
さらｌζラインメモリ２，３と係数器６を通り一倍され
た２ライン前の信号とが、同時に加算器７にて加算され
、ＤＡ変換器９に供給される。
リ２と係数器５を通り了倍された１ライン前の信号と、
さらｌζラインメモリ２，３と係数器６を通り一倍され
た２ライン前の信号とが、同時に加算器７にて加算され
、ＤＡ変換器９に供給される。
上記従来のディジタルフィルターは、ラインメモリ２，
３の記憶容量が、入力映像信号のビット数に対応するも
のでなければならず、従って記憶容量の大きなものが必
要であり、さらに３個の係数冊４，５．６を必要とする
ため１回路構成が複雑化する等の問題点があった。
３の記憶容量が、入力映像信号のビット数に対応するも
のでなければならず、従って記憶容量の大きなものが必
要であり、さらに３個の係数冊４，５．６を必要とする
ため１回路構成が複雑化する等の問題点があった。
この発明は、上記問題点を解決したものであり。
縮小画像を得るために間引かれた水平走査ラインに関す
るディジタル映像信号を、同時化に必要な時間だけ記憶
して信号遅延を行う遅延手段と、この遅延手段の前段に
設けられｑ−？ｎｌ記ディジタル映像信号に対し加重平
均に必要な係数を乗する係数器とを設けて構成したこと
を要旨とするものである。
るディジタル映像信号を、同時化に必要な時間だけ記憶
して信号遅延を行う遅延手段と、この遅延手段の前段に
設けられｑ−？ｎｌ記ディジタル映像信号に対し加重平
均に必要な係数を乗する係数器とを設けて構成したこと
を要旨とするものである。
この発明は、縮小画像を形成する上で間引いた水平走査
ラインに関するディジタル映像信号を。
ラインに関するディジタル映像信号を。
記憶手段にて遅延する前に、適宜係数倍して重み付けし
１重み付けの結果、情報が圧縮された分だけ記憶手段の
記憶容量を減量する。
１重み付けの結果、情報が圧縮された分だけ記憶手段の
記憶容量を減量する。
以下、この発明の実施例について４１ 第１ 、２図を
参照して説明する。第１図は、この発明のディジタルフ
ィルタの一実施例を示す回路構成図である。
参照して説明する。第１図は、この発明のディジタルフ
ィルタの一実施例を示す回路構成図である。
第１図中、ディジタルフィルター１は、２個のラインメ
モリ１２ 、１３と３個の係数器１４ 、１５ 、１６
及び加算器１７から構成されるものであり、係数器１５
゜１６をそれぞれラインメモＩＪ １２ 、１３の前段
に設けたことにより、ラインメモリ１２ 、１３の記憶
容量を減らすことができる。すなわち、初段のラインメ
モリ化は、係数１を乗する係数器１５を介してＡＤ変換
器８に接続しであるため、入力映像信号のビット数より
も１ビツト少ない記憶容量があればよい。
モリ１２ 、１３と３個の係数器１４ 、１５ 、１６
及び加算器１７から構成されるものであり、係数器１５
゜１６をそれぞれラインメモＩＪ １２ 、１３の前段
に設けたことにより、ラインメモリ１２ 、１３の記憶
容量を減らすことができる。すなわち、初段のラインメ
モリ化は、係数１を乗する係数器１５を介してＡＤ変換
器８に接続しであるため、入力映像信号のビット数より
も１ビツト少ない記憶容量があればよい。
また１次段のラインメモリー３は、係数１を乗する係数
器１６を介して初段のラインメモリー２に接続しである
ため、初段のラインメモリー２よりもさらに１ビット分
少ない記憶容量でよいことになる。
器１６を介して初段のラインメモリー２に接続しである
ため、初段のラインメモリー２よりもさらに１ビット分
少ない記憶容量でよいことになる。
係数器１４は、入力信号に係数１を乗するものであり、
ＡＤ変換器８と加算器１７の間に接続しである。加算器
１７は、係数器１４の出力と両ラインメモ！Ｊ １２
、１３の出力を加算するものであり、その加算出力はＤ
Ａ変換器９に供給される。
ＡＤ変換器８と加算器１７の間に接続しである。加算器
１７は、係数器１４の出力と両ラインメモ！Ｊ １２
、１３の出力を加算するものであり、その加算出力はＤ
Ａ変換器９に供給される。
このように、ディジタルフィルタ１１は、現在の信号と
その１ライン前及び２ライン前の信号に。
その１ライン前及び２ライン前の信号に。
それぞれ１，１．１の各係数を乗じて加算し１間引きさ
れる２ライン分の映像情報を垂直補間により補うことが
できるのであるが、ラインメモリ１２゜１３は、従来の
ラインメモリ２，３と比較しそ記憶容量が１ビツト少な
くて済み、安価な回路構成が可能である。
れる２ライン分の映像情報を垂直補間により補うことが
できるのであるが、ラインメモリ１２゜１３は、従来の
ラインメモリ２，３と比較しそ記憶容量が１ビツト少な
くて済み、安価な回路構成が可能である。
なお、上記実施例では、初段のラインメモリ１２で遅延
させた信号を１次段のラインメモリ１３でさらに遅延さ
せる構成としたが、第２図に示すディジタルフィルタ２
１の如く、互いに並列の２個のラインメモリ２２ 、２
３の書き込みと読み出しのタイミングを制御することに
より、垂直補間に必要な信号を形成する構成としてもよ
い、このディジタルフィルタ２１は、係数がＴと了の係
数器冴、２５が各１個ずつあればよい、係数器冴には、
バスコントロール回路部、２９を介して、それぞれライ
ンメモＩＪ ２３と加算器２７が接続してあり、係数器
邪には。
させた信号を１次段のラインメモリ１３でさらに遅延さ
せる構成としたが、第２図に示すディジタルフィルタ２
１の如く、互いに並列の２個のラインメモリ２２ 、２
３の書き込みと読み出しのタイミングを制御することに
より、垂直補間に必要な信号を形成する構成としてもよ
い、このディジタルフィルタ２１は、係数がＴと了の係
数器冴、２５が各１個ずつあればよい、係数器冴には、
バスコントロール回路部、２９を介して、それぞれライ
ンメモＩＪ ２３と加算器２７が接続してあり、係数器
邪には。
バスコントロール回路３０を介してラインメモリ２２が
接続しである。ラインメモＩＪ ２３と加算器２７の間
には、バスコントロール回路３１が介在させてあり。
接続しである。ラインメモＩＪ ２３と加算器２７の間
には、バスコントロール回路３１が介在させてあり。
ラインメモリ詔の読み出しタイミングを制御するように
している。加算器ｎは、パスコントロール回路部と３１
の出力を入力とする加算回路３２と、加算回路３２の出
力をラッチするラッチ回路３３及びラッチ回路部とライ
ンメモリ２２の両出力を入力とする加算回路あを有して
いる。加算回路あは、ラッチ回路３５を介してＤＡ変換
器９に接続される。
している。加算器ｎは、パスコントロール回路部と３１
の出力を入力とする加算回路３２と、加算回路３２の出
力をラッチするラッチ回路３３及びラッチ回路部とライ
ンメモリ２２の両出力を入力とする加算回路あを有して
いる。加算回路あは、ラッチ回路３５を介してＤＡ変換
器９に接続される。
バスコントロール回路２８ 、２９ 、３１ 、３３
或いはラインメモリ２２ 、２３さらに加１１：器２７
等の動作タイミングは、アドレス発生回路３６により統
括されており、アドレス発生回路３６には、タイミング
制御に必要なりロック信号或いは水平と垂直の同期信号
が供給される。
或いはラインメモリ２２ 、２３さらに加１１：器２７
等の動作タイミングは、アドレス発生回路３６により統
括されており、アドレス発生回路３６には、タイミング
制御に必要なりロック信号或いは水平と垂直の同期信号
が供給される。
ここで１人り変換器８によりディジタル信号に変換され
た映像信号は、係数器又と５に送られるが、まず、バス
コントロール回路部、２９が閉成しモＩＪ ２３が記憶
する２ライン前の１倍の信号が、加算器２７内の加算回
路３２に供給される。このとき。
た映像信号は、係数器又と５に送られるが、まず、バス
コントロール回路部、２９が閉成しモＩＪ ２３が記憶
する２ライン前の１倍の信号が、加算器２７内の加算回
路３２に供給される。このとき。
ラインメモリ２２が記憶する１ライン前の７倍の信号も
加算器２７内の加算回路具に供給されており。
加算器２７内の加算回路具に供給されており。
ラッチ回路羽にてラッチされた加算回路３２の出力に加
算されることにより、所期の信号が得られる。
算されることにより、所期の信号が得られる。
加算器２７における加算が開始され、ラインメモＩＪ
２２ 、２３内の信号の読み出しが完了すると、バスコ
ントロール回路回路２９のみが閉成する状態となる。
２２ 、２３内の信号の読み出しが完了すると、バスコ
ントロール回路回路２９のみが閉成する状態となる。
そして、この状態においては、係数器Ｕにより１倍され
た信号が、ラインメモリｎに記憶される。
た信号が、ラインメモリｎに記憶される。
続いて、バスコントロール回路３０のみが閉成する状態
となり、係数器２５により１倍された信号が。
となり、係数器２５により１倍された信号が。
ラインメモリ２２に記憶される。ラインメモリ２２゜ｎ
の記憶保持期間は、それぞれ１水平走査期間と２水平走
査期間であり、これらの期間が遅延時間に相当する。
の記憶保持期間は、それぞれ１水平走査期間と２水平走
査期間であり、これらの期間が遅延時間に相当する。
このように、ディジタルフィルタ２１は、ラインメモリ
２２ 、２３が記憶する信号を、それぞれ１と１に圧縮
しているため、ラインメモリ２２は１ビット分、またラ
インメモリｎは２ビット分の記憶容量を節約することが
できる。さらにまた、係数器２４を現在信号と２ライン
前の信号用とｌこ共用しているため、係数器の使用個数
も減らすことができる。
２２ 、２３が記憶する信号を、それぞれ１と１に圧縮
しているため、ラインメモリ２２は１ビット分、またラ
インメモリｎは２ビット分の記憶容量を節約することが
できる。さらにまた、係数器２４を現在信号と２ライン
前の信号用とｌこ共用しているため、係数器の使用個数
も減らすことができる。
以上説明したように、この発明によれば、水平走査ライ
ンを間引くことにより縮小画像を形成する際に１間引い
た水平走査ライ′ンに関するディジタル映像信号を記憶
手段にて遅延する前に、適宜係数倍して重み付けする構
成としたから、使用する記憶手段をすべて同じ記憶容量
に揃える必要はなく１重み付けの結果情報が圧縮された
分だけ記憶容量を減らすことができ、これｌこより簡単
な回路構成で垂直補間のなされた縮小画像が得られる等
の優れた効果を奏する。
ンを間引くことにより縮小画像を形成する際に１間引い
た水平走査ライ′ンに関するディジタル映像信号を記憶
手段にて遅延する前に、適宜係数倍して重み付けする構
成としたから、使用する記憶手段をすべて同じ記憶容量
に揃える必要はなく１重み付けの結果情報が圧縮された
分だけ記憶容量を減らすことができ、これｌこより簡単
な回路構成で垂直補間のなされた縮小画像が得られる等
の優れた効果を奏する。
第１，２図は、それぞれこの発明のディジタルフィルタ
の各実施例を示す回路構成図、第３図は。 従来のディジタルフィルタの一例を示す回路構成図であ
る。 １１ 、２１・・・ディジタルフィルタ、 １２ 、１
３ 、２２ 、２３・・・ラインメモリ、 １４ 、１
５ 、１６ 、２４ 、２５・・・係数器。 １７ 、２７・・・加算器。
の各実施例を示す回路構成図、第３図は。 従来のディジタルフィルタの一例を示す回路構成図であ
る。 １１ 、２１・・・ディジタルフィルタ、 １２ 、１
３ 、２２ 、２３・・・ラインメモリ、 １４ 、１
５ 、１６ 、２４ 、２５・・・係数器。 １７ 、２７・・・加算器。
Claims (1)
- 縮小画像を得るために間引かれた水平走査ラインに関す
るディジタル映像信号を、同時化に必要な時間だけ記憶
して信号遅延を行う遅延手段と、この遅延手段の前段に
設けられ、前記ディジタル映像信号に対し加重平均に必
要な係数を乗する係数器とを設けてなるディジタルフィ
ルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60118435A JPS61277276A (ja) | 1985-05-31 | 1985-05-31 | デイジタルフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60118435A JPS61277276A (ja) | 1985-05-31 | 1985-05-31 | デイジタルフイルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61277276A true JPS61277276A (ja) | 1986-12-08 |
Family
ID=14736563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60118435A Pending JPS61277276A (ja) | 1985-05-31 | 1985-05-31 | デイジタルフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61277276A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02186390A (ja) * | 1989-01-13 | 1990-07-20 | Daikin Ind Ltd | ビディオ画像変換装置 |
-
1985
- 1985-05-31 JP JP60118435A patent/JPS61277276A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02186390A (ja) * | 1989-01-13 | 1990-07-20 | Daikin Ind Ltd | ビディオ画像変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4864402A (en) | Video memory | |
| JP2549874B2 (ja) | インターレース方式のテレビジョン信号の特殊効果装置 | |
| US4841366A (en) | Cyclic noise reducing apparatus | |
| JPH0191576A (ja) | 時間伸長されたビデオ信号発生回路 | |
| JPH0681304B2 (ja) | 方式変換装置 | |
| JPS6184183A (ja) | 順次走査ビデオ・プロセツサ | |
| JPS61277276A (ja) | デイジタルフイルタ | |
| US5537154A (en) | Edge compensation method and apparatus of image signal | |
| GB2307129A (en) | Video down-conversion | |
| KR950006055B1 (ko) | 영상 기억장치 | |
| JPS637593A (ja) | 周波数変換回路及び周波数変換方法 | |
| JPH0636577B2 (ja) | テレビジョンデジタルビデオエフェクト装置 | |
| JP2002101376A (ja) | ラインメモリ | |
| JPH10341415A (ja) | 画像処理装置 | |
| TW202445557A (zh) | 影像處理電路以及影像處理方法 | |
| JP3326361B2 (ja) | 映像処理装置 | |
| JP3384008B2 (ja) | 画像メモリ処理装置 | |
| JPH011378A (ja) | 縮小画面用映像信号処理回路 | |
| JPH08329232A (ja) | 画像データ記憶装置 | |
| JPS63280586A (ja) | 時間軸変動補正装置 | |
| JPS6386978A (ja) | 画像記憶装置 | |
| JPH01190176A (ja) | 映像信号処理装置 | |
| JPS6250964A (ja) | ビデオメモリ | |
| JPH01307378A (ja) | 画像信号発生回路 | |
| JPH03232395A (ja) | 映像信号変換装置 |