JPS6128143B2 - - Google Patents
Info
- Publication number
- JPS6128143B2 JPS6128143B2 JP56089041A JP8904181A JPS6128143B2 JP S6128143 B2 JPS6128143 B2 JP S6128143B2 JP 56089041 A JP56089041 A JP 56089041A JP 8904181 A JP8904181 A JP 8904181A JP S6128143 B2 JPS6128143 B2 JP S6128143B2
- Authority
- JP
- Japan
- Prior art keywords
- rom
- data
- ram
- address
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Memory System (AREA)
Description
【発明の詳細な説明】
本発明はマイクロコンピユータに関するもので
ある。
ある。
近年、半導体集積回路技術の進歩により安価か
つ超小型のプログラム制御装置であるマイクロコ
ンピユータが広く使われるようになつた。
つ超小型のプログラム制御装置であるマイクロコ
ンピユータが広く使われるようになつた。
マイクロコンピユータの中でも、プロセツサ
部、プログラムメモリ部、データメモリ部、及び
入出力インターフエイスを内蔵した１チツプマイ
クロコンピユータは、民生品を始めとし、各種機
器の制御部に使用されている。
部、プログラムメモリ部、データメモリ部、及び
入出力インターフエイスを内蔵した１チツプマイ
クロコンピユータは、民生品を始めとし、各種機
器の制御部に使用されている。
さて、その１チツプマイクロコンピユータは通
常のコンピユータと比較すると、プログラムメモ
リ、及びデータメモリに関し、次に述べる特徴を
有する。
常のコンピユータと比較すると、プログラムメモ
リ、及びデータメモリに関し、次に述べる特徴を
有する。
まず、１チツプマイクロコンピユータにおいて
制御プログラムを格納するプログラムメモリは
ROM化されて、１チツプ内に構成される。又デ
ータメモリとしてのRAMも勿論１チツプ内に設
けられる。
制御プログラムを格納するプログラムメモリは
ROM化されて、１チツプ内に構成される。又デ
ータメモリとしてのRAMも勿論１チツプ内に設
けられる。
一般のノイマン型のコンピユータは、プログラ
ム及びデータを混在させてメモリに格納すること
を特徴とするが、上記１チツプ型のマイクロコン
ピユータでは、プログラムメモリとデータメモリ
は、独立なアドレス空間を有することが多い。そ
の理由としては、一般に内蔵されるRAMの語数
がROMに比較して、少ないため同一のアドレス
空間に設定すると、RAMのアドレツシングに必
要なビツト数が多くなり、命令効率が悪くなるこ
とがある。さらにはROMとRAMを独立な空間に
配置することによつて、ROM，RAMの同時アク
セスが可能となり、命令処理速度の向上が望める
からである。
ム及びデータを混在させてメモリに格納すること
を特徴とするが、上記１チツプ型のマイクロコン
ピユータでは、プログラムメモリとデータメモリ
は、独立なアドレス空間を有することが多い。そ
の理由としては、一般に内蔵されるRAMの語数
がROMに比較して、少ないため同一のアドレス
空間に設定すると、RAMのアドレツシングに必
要なビツト数が多くなり、命令効率が悪くなるこ
とがある。さらにはROMとRAMを独立な空間に
配置することによつて、ROM，RAMの同時アク
セスが可能となり、命令処理速度の向上が望める
からである。
また特に、ROM，RAMとも１チツプ中に構成
されるため、各々のアドレスライン、及びデータ
ラインを端子に出力する必要はなく、LSI設計の
際考えねばならないピン端子数の制限も受けない
ですむ。
されるため、各々のアドレスライン、及びデータ
ラインを端子に出力する必要はなく、LSI設計の
際考えねばならないピン端子数の制限も受けない
ですむ。
ところが、ROM，RAMを独立な空間に配置し
た時に固定データ参照命令（又はテーブル参照命
令）があるため伴う制御動物に時間がかかると言
う問題がる。固定データ参照命令とは、１チツプ
マイクロコンピユータ中のデータポインタ等によ
つてROMのアドレスを指示し、その内容をデー
タとして使用することを可能とする命令である。
た時に固定データ参照命令（又はテーブル参照命
令）があるため伴う制御動物に時間がかかると言
う問題がる。固定データ参照命令とは、１チツプ
マイクロコンピユータ中のデータポインタ等によ
つてROMのアドレスを指示し、その内容をデー
タとして使用することを可能とする命令である。
即ち、ROM中には、プログラムだけでなく、
定数データも記憶させているわけである。固定デ
ータは、符号変換、あるいは演算時の定数記憶用
として広く利用されている。
定数データも記憶させているわけである。固定デ
ータは、符号変換、あるいは演算時の定数記憶用
として広く利用されている。
従来の１チツプマイクロコンピユータでは、デ
ータ処理命令は、ROMに格納されているデータ
中心に、演算、処理される構成になつているた
め、固定データ参照命令によつて、ROMの出力
データを一旦データ処理部のレジスタへ送り演算
処理をしている。
ータ処理命令は、ROMに格納されているデータ
中心に、演算、処理される構成になつているた
め、固定データ参照命令によつて、ROMの出力
データを一旦データ処理部のレジスタへ送り演算
処理をしている。
第１図に、従来の１チツプマイクロコンピユー
タの要部の一例を示す。１はRAMアドレス制御
部であり、内部レジスタ（図示せず）等によつて
データメモリであるRAM２をアクセスする。ａ
はBAR２の出力データで、ALUを主構成要素と
するデータ処理部３へ出力し、このデータ処理部
３では、演算を行ないその演算結果を再びRAM
書込機構（図示せず）へ出力する。４はROMア
ドレス制御部で、プログラムカウンタ（図示せ
ず）によつて、プログラムメモリであるROM５
とアクセスし、その出力データｂを、命令制御部
６へ送出し、プロセツサの実行制御を行なう。一
方、固定データ参照命令実行時には、ROM出力
データｂは、データ処理部３へ送出される。
タの要部の一例を示す。１はRAMアドレス制御
部であり、内部レジスタ（図示せず）等によつて
データメモリであるRAM２をアクセスする。ａ
はBAR２の出力データで、ALUを主構成要素と
するデータ処理部３へ出力し、このデータ処理部
３では、演算を行ないその演算結果を再びRAM
書込機構（図示せず）へ出力する。４はROMア
ドレス制御部で、プログラムカウンタ（図示せ
ず）によつて、プログラムメモリであるROM５
とアクセスし、その出力データｂを、命令制御部
６へ送出し、プロセツサの実行制御を行なう。一
方、固定データ参照命令実行時には、ROM出力
データｂは、データ処理部３へ送出される。
ところで、RAM２をアクセスし、データを処
理している時には、ROM５も同時にアクセス可
能のため、命令の先取り制御を含めた、高速処理
が可能であるが、当然のことながら、固定データ
参照命令の場合は、命令のアクセスとデータのア
クセスが同時にできないため、高速処理が困認で
あるという欠点を有していた。
理している時には、ROM５も同時にアクセス可
能のため、命令の先取り制御を含めた、高速処理
が可能であるが、当然のことながら、固定データ
参照命令の場合は、命令のアクセスとデータのア
クセスが同時にできないため、高速処理が困認で
あるという欠点を有していた。
本発明は上記欠点を鑑み、マイクロコンピユー
タのRAM中のデータ処理命令は非常に豊富で充
実しているという点に注目し、先に述べた固定デ
ータ参照命令をなくし、固定データを格納してい
るROMをアクセスする時には、該当するRAM部
を、RAMのアドレス空間に変更し、本来有して
いる強力なRAMのデータ処理命令により、ROM
中のデータを直接演算処理させると同時に、プロ
グラムメモリとしても使用可能とするマイクロコ
ンピユータを提供するものである。以下本発明
を、一実施例とともに説明する。
タのRAM中のデータ処理命令は非常に豊富で充
実しているという点に注目し、先に述べた固定デ
ータ参照命令をなくし、固定データを格納してい
るROMをアクセスする時には、該当するRAM部
を、RAMのアドレス空間に変更し、本来有して
いる強力なRAMのデータ処理命令により、ROM
中のデータを直接演算処理させると同時に、プロ
グラムメモリとしても使用可能とするマイクロコ
ンピユータを提供するものである。以下本発明
を、一実施例とともに説明する。
第２図は、本実施例を説明するための要部ブロ
ツク図である。同図において、１，２，３，４，
６及びａは第１図に同符号に対応する。７はプロ
グラムメモリとして使用されるROM、８はプロ
グラムメモリ及びデータメモリとして使用される
ROMである。９はROM８をプログラムメモリと
して使用するか、データメモリとして使用するか
によりアドレス制御の選択を行なうアドレス選択
部で、プロセツサ制御部（図示せず）がROM８
の制御モード切換え命令を実行することにより選
択制御される。
ツク図である。同図において、１，２，３，４，
６及びａは第１図に同符号に対応する。７はプロ
グラムメモリとして使用されるROM、８はプロ
グラムメモリ及びデータメモリとして使用される
ROMである。９はROM８をプログラムメモリと
して使用するか、データメモリとして使用するか
によりアドレス制御の選択を行なうアドレス選択
部で、プロセツサ制御部（図示せず）がROM８
の制御モード切換え命令を実行することにより選
択制御される。
上記構成において、ROM８をプログラムメモ
リとして使用する場合、ROMアドレス制御部４
からのアドレス信号ｃがアドレス選択部９に入力
される。そしてアドレス選択部９では、アドレス
信号ｃに基づいて、アドレス選択決定信号ｄを
ROM８に対し出力し、ROM８のプログラムメモ
リの使用を可能とする。プログラムメモリとして
利用されたROM８はその情報をROM出力データ
ｅとして命令制御部６に送出する。
リとして使用する場合、ROMアドレス制御部４
からのアドレス信号ｃがアドレス選択部９に入力
される。そしてアドレス選択部９では、アドレス
信号ｃに基づいて、アドレス選択決定信号ｄを
ROM８に対し出力し、ROM８のプログラムメモ
リの使用を可能とする。プログラムメモリとして
利用されたROM８はその情報をROM出力データ
ｅとして命令制御部６に送出する。
一方、ROM８をデータメモリとして使用する
場合、RAMアドレス制御部１からのアドレス信
号ｆがアドレス選択部９に入力される。そしてア
ドレス選択部９では、アドレス信号ｆに基づい
て、アドレス選択決定信号ｄをROM８に出力
し、ROM８のデータメモリの使用を可能とす
る。データメモリとして利用されたROM８は、
その情報をROM出力データｅとして、データ処
理部３に送出する。
場合、RAMアドレス制御部１からのアドレス信
号ｆがアドレス選択部９に入力される。そしてア
ドレス選択部９では、アドレス信号ｆに基づい
て、アドレス選択決定信号ｄをROM８に出力
し、ROM８のデータメモリの使用を可能とす
る。データメモリとして利用されたROM８は、
その情報をROM出力データｅとして、データ処
理部３に送出する。
なお、ROM７の出力データｇが従来例と同様
に、データ処理部３へも出力されているのは、即
値データ処理命令実行時に、命令コードの次の番
地に格納されているデータを、データ処理部３へ
送出する必要があるからである。
に、データ処理部３へも出力されているのは、即
値データ処理命令実行時に、命令コードの次の番
地に格納されているデータを、データ処理部３へ
送出する必要があるからである。
以上のようにROM８は、データメモリとして
利用される際にはRAMアドレス空間に配置換え
されており、またROM８をデータメモリとして
利用するためのデータ処理プログラムがROM７
に格納されておれば、プログラムメモリとしても
使用可能となる。
利用される際にはRAMアドレス空間に配置換え
されており、またROM８をデータメモリとして
利用するためのデータ処理プログラムがROM７
に格納されておれば、プログラムメモリとしても
使用可能となる。
なお、本発明の一実施例においては、RAMア
ドレス空間へ変更可能な固定データメモリとして
のROMは１つであるが、ROMをたとえばページ
分割し、いずれのページをもROMアドレス空間
へ配置変更することを可能とする１チツプマイク
ロコンピユータを構成することもできる。
ドレス空間へ変更可能な固定データメモリとして
のROMは１つであるが、ROMをたとえばページ
分割し、いずれのページをもROMアドレス空間
へ配置変更することを可能とする１チツプマイク
ロコンピユータを構成することもできる。
このとき、各ページを同一のRAMアドレス空
間へ配置することも、また、それぞれのページが
異なるアドレス空間へ変換することも可能であ
る。
間へ配置することも、また、それぞれのページが
異なるアドレス空間へ変換することも可能であ
る。
また本発明の実施例では特に１チツプマイクロ
コンピユータに関して説明を行なつたが、たとえ
ば１チツプマイクロコンピユータに対しROMを
外部接続して用いても本発明の効果は十分に達す
ることができるのは勿論のことである。
コンピユータに関して説明を行なつたが、たとえ
ば１チツプマイクロコンピユータに対しROMを
外部接続して用いても本発明の効果は十分に達す
ることができるのは勿論のことである。
本発明は以上の説明から明らかなように、
ROMの一部を命令によつてRAMアドレス空間に
変更可能とすることにより、ROMに格納されて
いるデータに対し非常に効率のよいRAMデータ
処理命令を使用することが可能であり、プログラ
ミング効率の向上が実現できる。また定数メモリ
として使用しない場合においては、プログラムメ
モリとしても使用可能なことは勿論であり、メモ
リ構成上自由度のある１チツプマイクロコンピユ
ータが構成できる。かつ、従来のROM，RAMア
ドレス空間が独立なマイクロコンピユータに具備
されていた固定データ参照命令は不必要となる等
その効果大なるものがある。
ROMの一部を命令によつてRAMアドレス空間に
変更可能とすることにより、ROMに格納されて
いるデータに対し非常に効率のよいRAMデータ
処理命令を使用することが可能であり、プログラ
ミング効率の向上が実現できる。また定数メモリ
として使用しない場合においては、プログラムメ
モリとしても使用可能なことは勿論であり、メモ
リ構成上自由度のある１チツプマイクロコンピユ
ータが構成できる。かつ、従来のROM，RAMア
ドレス空間が独立なマイクロコンピユータに具備
されていた固定データ参照命令は不必要となる等
その効果大なるものがある。
第１図は従来の１チツプマイクロコンピユータ
の要部ブロツク図、第２図は本発明による１チツ
プマイクロコンピユータの実施例の要部ブロツク
図である。 １……RAMアドレス制御部、２……RAM、４
……ROMアドレス制御部、６……命令制御部、
７……ROM、８……ROM、９……アドレス選択
部。
の要部ブロツク図、第２図は本発明による１チツ
プマイクロコンピユータの実施例の要部ブロツク
図である。 １……RAMアドレス制御部、２……RAM、４
……ROMアドレス制御部、６……命令制御部、
７……ROM、８……ROM、９……アドレス選択
部。
Claims (1)
- １ プログラムや定数を格納するROMと、デー
タメモリであるRAMとを有し、かつROMアクセ
ス機構と独立なRAMアクセス機構を有するマイ
クロコンピユータにおいて、前記ROMのデータ
領域として使用されるデータROM部を前記ROM
アクセス機構によつてアクセスされるROMアド
レス空間から、前記RAMアクセス機構によつて
アクセスされるRAMアドレス空間に変換する変
換手段を設けたことを特徴とするマイクロコンピ
ユータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56089041A JPS57203154A (en) | 1981-06-10 | 1981-06-10 | Microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56089041A JPS57203154A (en) | 1981-06-10 | 1981-06-10 | Microcomputer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57203154A JPS57203154A (en) | 1982-12-13 |
| JPS6128143B2 true JPS6128143B2 (ja) | 1986-06-28 |
Family
ID=13959802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56089041A Granted JPS57203154A (en) | 1981-06-10 | 1981-06-10 | Microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57203154A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63266669A (ja) * | 1987-04-22 | 1988-11-02 | Nec Home Electronics Ltd | デイスクカ−トリツジおよびそのシヤツタ−開閉装置 |
| US11077039B2 (en) | 2016-12-21 | 2021-08-03 | Conopco, Inc. | Topical skin lightening additive and composition with amino acids and nicotinamide compounds |
| US11260005B2 (en) | 2016-12-21 | 2022-03-01 | Conopco, Inc. | Personal care compositions with glutathione precursor comprising 4-substituted resorcinols and amino acids |
| US11337908B2 (en) | 2016-12-21 | 2022-05-24 | Conopco, Inc. | Personal care compositions with cystine |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60129855A (ja) * | 1983-12-19 | 1985-07-11 | Matsushita Electric Ind Co Ltd | 信号処理プロセツサ |
| JPS61115153A (ja) * | 1984-11-09 | 1986-06-02 | Hitachi Ltd | デ−タ処理装置 |
| US4912636A (en) * | 1987-03-13 | 1990-03-27 | Magar Surendar S | Data processing device with multiple on chip memory buses |
| ES1069143Y (es) * | 2008-11-27 | 2009-05-01 | Aloy Jordi Nadal | Disco de freno autoventilado |
-
1981
- 1981-06-10 JP JP56089041A patent/JPS57203154A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63266669A (ja) * | 1987-04-22 | 1988-11-02 | Nec Home Electronics Ltd | デイスクカ−トリツジおよびそのシヤツタ−開閉装置 |
| US11077039B2 (en) | 2016-12-21 | 2021-08-03 | Conopco, Inc. | Topical skin lightening additive and composition with amino acids and nicotinamide compounds |
| US11260005B2 (en) | 2016-12-21 | 2022-03-01 | Conopco, Inc. | Personal care compositions with glutathione precursor comprising 4-substituted resorcinols and amino acids |
| US11337908B2 (en) | 2016-12-21 | 2022-05-24 | Conopco, Inc. | Personal care compositions with cystine |
| US11596586B2 (en) | 2016-12-21 | 2023-03-07 | Conopco, Inc. | Personal care compositions with glutathione precursor comprising 4-substituted resorcinols and amino acids |
| US11666519B2 (en) | 2016-12-21 | 2023-06-06 | Conopco, Inc. | Personal care compositions with cystine |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57203154A (en) | 1982-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4218743A (en) | Address translation apparatus | |
| US5577230A (en) | Apparatus and method for computer processing using an enhanced Harvard architecture utilizing dual memory buses and the arbitration for data/instruction fetch | |
| JPH0371337A (ja) | マイクロプロセツサ回路 | |
| JPH0412853B2 (ja) | ||
| KR910001314B1 (ko) | 데이타 처리 시스템에서의 가상 메모리 사용방법 | |
| JPS6128143B2 (ja) | ||
| KR100272622B1 (ko) | 데이타 처리장치 | |
| JP3344316B2 (ja) | ディジタル信号処理装置及び信号処理システム | |
| JP2618223B2 (ja) | シングルチツプマイクロコンピユータ | |
| JP2619425B2 (ja) | シーケンスコントローラ | |
| JP3216965B2 (ja) | データ受信装置、方法、およびシステム | |
| JPS6065342A (ja) | マイクロコンピユ−タ | |
| JPS6330658B2 (ja) | ||
| JP3154542B2 (ja) | データ処理装置 | |
| JP3182796B2 (ja) | 中央演算処理装置 | |
| JPH04333153A (ja) | データ処理装置 | |
| JPS6353573B2 (ja) | ||
| EP0016586A1 (en) | Data processing system with multiple logical space | |
| JPS62245350A (ja) | ペ−ジ切替制御方式 | |
| JPS5870357A (ja) | マイクロプログラムド・ブロセツサおよびその作動方法 | |
| JP2002082799A (ja) | ディジタル信号処理装置及び信号処理システム | |
| JPH02110631A (ja) | マイクロプログラム制御方法 | |
| JPS63174127A (ja) | ワンチツプ・マイクロプロセツサ | |
| JPH0319570B2 (ja) | ||
| JPS642971B2 (ja) |