JPS61287172A - 高融点金属ゲ−トｍｏｓ半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （゛産業上の利用分野） この発明は、素子製造プロセスにおける加熱処理による
上層の高融点金属と下層のポリシリコン間の反応を防ぐ
ようＫした高融点金属ゲートＭＯ８半導体装置の製造方
法に関する。

（従来の技術） 近年の集積回路技術の進歩は、高速化、大容量化の方向
へ進んでいる。現在、半導体メモリなどＭＯ８ＬＳＩの
ゲート電極および配線用として、一般に多結晶シリコン
（以下ポリシリコンという）が用いられている。

この場合、そのシート抵抗は数十Ω／口程度であるため
、特に、ワード線に上記のポリシリコンを使用した方式
のダイナミックＲＡＭ　（Ｒａｎｄｏｍ　Ａｃｃｅａｓ
Ｍｅｍｏｒｙ　）においては、ワード線の信号遅延が大
きな問題となっておシ、素子の高速化を阻害する大きな
要因となっている。

このため、近年これに対する対応として色々な低抵抗物
質をゲート電極および配線手段に用いる試みが行われて
いる。たとえば、第４５回応用物理学会学術講演会講演
予稿集、講演番号１３ａ−Ｄ−２および１３ａ−Ｄ−３
、第４７５頁などに記載されている。

ここで、従来の低抵抗物質をゲート電極および配線手段
に用いる試みの一例について説明すると、シート抵抗１
９７口以下が実弊可能である高融点金属を適用しようと
いう試みがある。

しかし、単純に従来使用されてきたポリシリコンを高融
点金属に置き換えた場合には、習熟した技術であるポリ
シリコングー）と比較すると未だＭＯ８界面特性を初め
とする不安定要因が多い。

たとえば、高融点金属の一つであるＭＯｔゲート電極に
使用した場合、約９００℃以上の高温熱処理により界面
準位密度が増大し、移動度が低下するという現象などが
みられる。

したがって、これらのＭＯ８界Ｗ１特性の不安定性の改
善策として、高融点金属とポリシリコンの２層構造のゲ
ート電極が検討されている。

（発明が解決しようとする問題点） しかし、このような構造でも、約９００℃以上の高温熱
処理により、上層の高融点金属と下層のポリシリコン間
でシリサイド化反応が起こシ、ゲート酸化膜（Ｓｉｎｓ
）の絶縁耐圧の低下や、反応に伴う体積収縮による反顯
層と残存ポリシリコン層間での剥離の発生などの問題点
がなお残っていた。

したがって、さらに上記２層構造電極の間に高融点金属
シリサイド（たとえばＭＯ８ｉ、）をはさんだ３層構造
にして、この高融点金属とポリシリコン間の反応を抑え
ようと図った例もあるが、このような構造でも未だ十分
な抑制は達成できていなかった。

この発明は、前記従来技術がもっている問題点のうち、
高融点金属ｆ　−）　ＭＯ８ＬＳＩの界面特性の不安定
性に起因する反応層と残存ポリシリコン層間での剥離が
発生する問題点について解決した高融点金属グー）ＭＯ
８半導体装置の製造方法を提供するものである。

（問題点を解決するための手段） この発明は、高融点金属ｙ−）　ＭＯ８半導体装置の製
造方法において、高融点金属とポリシリコンの間にノッ
クオン注入によりバリア層を形成する工程を導入したも
のである。

（作用） この発明によれは、高融点金属Ｐ　−）　ＭＯ８半導体
装置の製造方法に以上のような工程を導入し九ので、素
子製造プロセスにおける加熱処理による上層の高融点金
属と下層のポリシリコン層間の反応をバリア鳩により阻
止するように働き、したがって、前記問題点を除去でき
る。

（実施例） 以下、この発明の高融点金属ｒ　−）　ＭＯ８半導体装
置の製造方法の実施例について図面に基づき説明する。

第１図（ａ）ないし第１図（ｄ）はその一実施例の工程
説明図であシ、第２図はこの発明によりＭＯ８）ランソ
スタのｒ−）電極を形成した後の平面図であフ、第１図
（ａ）〜第１図（Ｃ）は第２図のＸ−Ｘ′方向の断面図
、第１図（ｄ）は第２図のＹ　−Ｙ’線の断面図である
。

まず、第１図（ａ）　において、通常一般の方法で半導
体基板として、８１基板ｌに素子分離用の酸化膜２を形
成した後、熱酸化でゲート酸化膜３、減圧ＣＶＤ　（Ｃ
ｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ　
）　　法でｒ−）ポリシリコン膜４を順に形成する。Ｐ
−）ポリシリコン膜４はＰ拡散などで導電性を持たせる
。その後、このポリシリコン膜４を酸化してその異面に
酸化！ｌ１５を形成する。

これは、九とえは、乾燥酸素雰囲気で９００℃３０分行
う。すなわち、後に述べる理由により、この酸化膜５の
厚さは約２０〜１１００ｎ　　が適当である。

その後、第１図（ｂ）　Ｋ示すようにＭＯＳ）ランゾス
タのＰ−）部以外の、配線となるポリシリコン膜４上の
酸化膜５を一部除去して一部除去部６を形成する。これ
は、通常のホトリソにより、図示しないホトレジストを
マスクとして行う。

次に、イオン注入を行う。これは、ポリシリコン膜４上
の酸化膜５の酸素厘子をノックオンするために行う。し
たがって５通常一般に半導体工業で使用しているＡａ　
　イオンあるいはＰイオン、ＢＦ、イオンなどが使用で
きるが、重い（買１数の大きい）イオンの方が適当であ
る。

また、イオン注入のエネルギは、注入不純物のピーク位
置がポリシリコン膜４の酸化膜５とポリシリコン膜４の
界面付近（酸化膜側の方がよい）になるようＫする。こ
のようにすれば、酸素原子が一書効率よくノックオンさ
れる。

九とえば、酸化膜５が約２５ＯＡのと睡、イオン注入エ
ネルギは４０ＫｅＶ、約７０ＯＡのときは１５０　Ｋ＠
Ｖが適当である。また、実用的なイオン注入機の最大注
入エネルギは、現在のところ約２００　Ｋｅｙ（注入イ
オンをダ１ルチャージとした場合、約４００　Ｋ＠ＶＫ
相当する）のものが多いので、このポリシリコン膜４上
の酸化膜５の厚さ社、実用的な見地から前述し九ように
約２０〜１１００ｎが適当である。

次に、イオン注入量は、多い方がノックオンされる原子
が多いので好ましい。実験の結果、約５ＸＩＯイオン／
−以上がよい。ただし、注入量が多いと、それだけイオ
ン注入に長時間を要するので、実用的な見地から約ｌＸ
ｌ０　　イオン／−が適当である。

この後、ポリシリコン膜１４上の酸化膜５をＨＦ液で除
去して、ＭＯなどの高融点金属７を堆積させる。これは
、スパッタ、蒸着、ＣＶＤなどで行う。

この後、ソース・ドレイン形成イオン注入に対するマス
ク用の鼠化膜（５ｉａＮ＋）　８を堆積させる（第１図
（Ｃ））。これは、スパッタ、ＣＶＤ　　などで行う。

ただし、これは必ずしも窒化膜である必要はなく、ソー
ス・ドレイン形成イオン注入に対してマスク作用を持て
ばよいのであるから、その他陽極酸化膜、ＣＶＤによる
Ｐ　Ｓ　Ｇ　（Ｐｈｏｓｓｐｈｏ　−８ｉ　ｌ　Ｌ　ｃ
ａｔｓＧｌａｓｓ）　　ｌｉａなどが使用できる。

この後は詳述しないが１通常一般のゲート電極パターニ
ング、ソース・ドレイン９形ｇ、ＰＳＧによる絶縁膜１
０の堆積、コンタクト孔開孔、Ａｌ系配線Ｎ１１１の形
成などのプロセスを経て素子を完成させる（第１図（ｄ
））。なお１３はｒ−）電極パターン、１２は７クテイ
グ領域である。

以上説明したように、この発明の製造方法によればノッ
クオン注入によりポリシリコン層の極く樅面に酸Ｘ原子
との混合層を形成するようにしたので、素子製造プロセ
スにおいて熱処理が加わっても、この混合層がバリア層
となυ、高融点金属と下あのポリシリコン膜間の反応を
抑制し、したがって素子の製造歩留まシおよび信頼性の
向上などの効果が期待できる。

また、この発明によれば％ａ！！素の１接イオン注入よ
りも酸素原子をポリシリコン膜のより表面近傍に高濃度
に局在させることができるので、ポリシリコン膜の抵抗
などの特性には＃１とんど影響が及ばないようにできる
。

さらにＴｈ　Ａ、　　イオンなどの、半導体工業で一般
的に使用されているイオンが利用できるので、別途酸素
イオン注入機が必要ということもなく、実用的観点から
も有用である。

加えて、ポリシリコン膜４の熱酸化膜やＣＶＤ酸化膜を
はさむ構造では１局所的な欠陥のない膜を得るＫは少な
くとも５Ｑｎｍ　　程度−は必要であシ、Ｆ−）電極の
全体の膜厚が厚くなシ段差が急峻になったシ、ゲート電
極パターニングの際のＨＦ溶、液によるｒ−）酸化膜３
のエツチングのときに、このポリシリコン膜４上の酸化
１［５もパターンの周辺から、同時にエツチングされて
いくとｈう欠点などがあるが、この発明では、膜製の増
加はないし、またノックオン酸素の混合層はＨＦ溶液に
ほとんど溶けないので上記のような欠点はない。

なお５以上説明した方法では、＃！禦原子をノックオン
するようにしたが、窒素原子をノックオンするようにし
ても同様の効果が期待できる。

この場合は、第１図のポリシリコン膜４上の酸化膜５の
代わシに、窒化膜（ＳｉｓＮ４）をＣＶＤ法などで被着
させればよい。

また、上層の高融点金属と下層のポリシリコン間の電気
的接続を確実に行うための一部除去部分６（窒素原子混
合膚を形成しない部分）は、トンネル電流がこの混合層
を流れるので、必ずしも必要ではない。

（発明の効果） 以上詳細に説明したように、この発明によれば、半導体
基板上にゲート電極および配線となるポリシリコン膜を
形成し、このポリシリコン膜上に酸化Ｉ［あるいは窒化
膜を形成＆、ノックイオン注入によりこの酸化膜あるい
は窒化膜中の原子をボリシリコン膜に導入するようにし
たので、高融点金属とその下層のポリシリコン膜間の反
応を抑制できる。

これにともない、ポリシリコン膜の剥離もなく。

素子の製造歩留ｔ、ｂ、信頼性の向上などが期待でき、
抵抗などの特性にはほとんど影響が及ぼさず。

しかも駿素イオン注入機が必要ということもない。

ノックオンイオン注入による混合層はＨＦ溶液にほとん
ど溶けないなどの効果を奏する。

【図面の簡単な説明】

第１図（ａ）ないし第１図（ｄ）はこの発明の高融点金
属Ｐ　−）　ＭＯ８半導体装置の製造方法の一実施例の
工程説明図、Ｉ！２図は同上高融点金ｊｉｆｆ　−トＭ
Ｏ８半導体装置の製造方法によって得られたＭＯＳ　　
）ランヅスタのゲート電極形成後の平面図である。 ｌ・・・８１基板、　２・・・素子分離用の酸化膜、３
・・・ゲート酸化膜、４・・・ポリシリコン膜、５・・
・酸化膜。 ６・・・一部除去部、７・・・高融点金属、８・・・窒
化膜。 ９・・・ソース・ドレイン領域、１０・・・絶縁膜、１
１・・・配線層、１２・・・アクティブ領域、１３・・
・ゲート電極パターン。 特許出願人　沖電気工業株式会社 第１図 ！ Ｙ′ ２３：ケ゛−ト電極ハ・グーシ 二のづむ１１１１１は・マ樽う？Ｌ灸月０５トランリス
クの平６図第２図

Claims (1)

1. 【特許請求の範囲】 （ａ）半導体基板上にゲート電極および配線となるポリ
   シリコン膜を形成する工程と、 （ｂ）このポリシリコン膜上の少なくともゲート部分に
   は酸化膜あるいは窒化膜を形成する工程と、 （ｃ）ノックオンイオン注入により上記酸化膜あるいは
   窒化膜中の原子をポリシリコン表面に導入する工程と、 （ｄ）上記酸化膜あるいは窒化膜を除去して高融点金属
   を形成する工程と、 を設けたことを特徴とする高融点金属ゲートＭＯＳ半導
   体装置の製造方法。