JPS61289616A - 薄膜単結晶の製造方法 - Google Patents
薄膜単結晶の製造方法Info
- Publication number
- JPS61289616A JPS61289616A JP13076385A JP13076385A JPS61289616A JP S61289616 A JPS61289616 A JP S61289616A JP 13076385 A JP13076385 A JP 13076385A JP 13076385 A JP13076385 A JP 13076385A JP S61289616 A JPS61289616 A JP S61289616A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- insulator
- thin film
- recrystallization
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、薄膜単結晶の製造方法に関する0本発明は、
半導体に係る産業分野において薄膜単結晶を製造する場
合に利用され、例えば 5ol(Silicon o
n In5ulator)の製造に用いることができ
る。
半導体に係る産業分野において薄膜単結晶を製造する場
合に利用され、例えば 5ol(Silicon o
n In5ulator)の製造に用いることができ
る。
本発明は、絶縁物上の半導体層を薄膜単結晶とする方法
において、絶縁物として溝が形成されたものを用い、こ
の上に形成された半導体層を溶融させた後冷却して再結
晶化させることにより、溝部分からの再結晶化や、溝で
半導体領域を区切ることによるクランク発生防止などを
可能ならしめたものである。
において、絶縁物として溝が形成されたものを用い、こ
の上に形成された半導体層を溶融させた後冷却して再結
晶化させることにより、溝部分からの再結晶化や、溝で
半導体領域を区切ることによるクランク発生防止などを
可能ならしめたものである。
従来より、半導体層にエネルギービームを照射するなど
の手段で該半導体層を溶融した後再結晶化させることに
よって、薄膜単結晶を得ることが行われている0例えば
、絶縁体上の多結晶シリコンを再結晶化させることによ
って、単結晶シリコンが製造されている。これはS O
I (S11icon onInsulator)技
術と称される。
の手段で該半導体層を溶融した後再結晶化させることに
よって、薄膜単結晶を得ることが行われている0例えば
、絶縁体上の多結晶シリコンを再結晶化させることによ
って、単結晶シリコンが製造されている。これはS O
I (S11icon onInsulator)技
術と称される。
このようなSol技術にあっては、例えば石英上に単結
晶を形成しようとする場合、単純には第5図に示すよう
に石英基板a上に多結晶シリコンをCVD法などで成長
させ、該多結晶シリコン膜すをレザー光線、赤外線、電
子ビーム等の加熱手段dで溶かして、その後再結晶成長
させ、単結晶膜eとする。しかしこれだけでは、膜のス
トレスのため、膜にクランクが入り、正常な単結晶シリ
コンは得られない、(なお第5図中Cは加熱手段dの走
査方向である。) このため、l5land法と称される、溶融前に多結晶
シリコンを分離しておいて、ストレスを緩和して再結晶
させる方法がとられているが、一層簡単に良好な単結晶
を得る方法が望まれている。
晶を形成しようとする場合、単純には第5図に示すよう
に石英基板a上に多結晶シリコンをCVD法などで成長
させ、該多結晶シリコン膜すをレザー光線、赤外線、電
子ビーム等の加熱手段dで溶かして、その後再結晶成長
させ、単結晶膜eとする。しかしこれだけでは、膜のス
トレスのため、膜にクランクが入り、正常な単結晶シリ
コンは得られない、(なお第5図中Cは加熱手段dの走
査方向である。) このため、l5land法と称される、溶融前に多結晶
シリコンを分離しておいて、ストレスを緩和して再結晶
させる方法がとられているが、一層簡単に良好な単結晶
を得る方法が望まれている。
また一方、絶縁物上に単結晶を形成するには、溶融後あ
る一点から再結晶を開始させることにより、種(種晶)
なしでも単結晶が得られるようになっている。このよう
な再結晶を開始させる平面上の一点を設定するためには
、多結晶シリコンの形状を工夫する必要があり、このよ
うな工夫は様々になされている。しかしかかる形状につ
いての工夫は、次のプロセスでデバイスを作るうえでの
制限となる。つまり、再結晶開始のための形状設定が、
デバイス作製の時の制限を与えることになり、好ましく
ない。
る一点から再結晶を開始させることにより、種(種晶)
なしでも単結晶が得られるようになっている。このよう
な再結晶を開始させる平面上の一点を設定するためには
、多結晶シリコンの形状を工夫する必要があり、このよ
うな工夫は様々になされている。しかしかかる形状につ
いての工夫は、次のプロセスでデバイスを作るうえでの
制限となる。つまり、再結晶開始のための形状設定が、
デバイス作製の時の制限を与えることになり、好ましく
ない。
〔発明が解決すべき問題点〕
上記のように、従来技術にあっては、ストレスを緩和し
て正常な単結晶を得るのが必ずしも簡便な技術によって
は行えず、かつ再結晶の開始点を設定するために形状の
工夫をすることがデバイス製作上の制限となってしまう
という問題がある。
て正常な単結晶を得るのが必ずしも簡便な技術によって
は行えず、かつ再結晶の開始点を設定するために形状の
工夫をすることがデバイス製作上の制限となってしまう
という問題がある。
本発明は、上記問題点を解決せんとするもので、本発明
の目的は、絶縁物上に全面に半導体を載せて溶融しても
ストレスが大きくならず、従って所望の正常な単結晶を
簡便な手法で得ることができ、しかも、再結晶の開始点
が爾後の加工の制限等をもたらさず、従って後工程での
デバイスの作製の点でパターンに余裕をもたせることが
可能な、単結晶の製造方法を提供することにある。
の目的は、絶縁物上に全面に半導体を載せて溶融しても
ストレスが大きくならず、従って所望の正常な単結晶を
簡便な手法で得ることができ、しかも、再結晶の開始点
が爾後の加工の制限等をもたらさず、従って後工程での
デバイスの作製の点でパターンに余裕をもたせることが
可能な、単結晶の製造方法を提供することにある。
本発明に係る薄膜単結晶の製造方法は、第1図に示すよ
うに、工程Iで、溝が形成された絶縁物上に半導体層を
形成し、工程■で、この半導体層を溶融させた後冷却し
て再結晶化させる。
うに、工程Iで、溝が形成された絶縁物上に半導体層を
形成し、工程■で、この半導体層を溶融させた後冷却し
て再結晶化させる。
工程Iにおいては、もともと溝の付いた絶縁物を用いて
もよいし、まず絶縁物に溝を形成しく工程1a)、次い
でこの絶縁物上に半導体を形成する(工程1b)ように
してもよい。
もよいし、まず絶縁物に溝を形成しく工程1a)、次い
でこの絶縁物上に半導体を形成する(工程1b)ように
してもよい。
本発明の構成について、後記詳述する実施例を示す第2
図乃至第4図の例示を用いて説明すると、次の遺りであ
る。
図乃至第4図の例示を用いて説明すると、次の遺りであ
る。
まず溝2付きの絶縁物1を得る0図示例では第2図のよ
うに絶縁物1上にレジスト6をパターニングし、RIE
によりエツチングして第3図のような溝2が形成された
絶縁物1とする0次にこの上に半導体層3を形成する6
以上が工程!である。
うに絶縁物1上にレジスト6をパターニングし、RIE
によりエツチングして第3図のような溝2が形成された
絶縁物1とする0次にこの上に半導体層3を形成する6
以上が工程!である。
次に、第4図に略示するように半導体N3を適宜の加熱
手段で、例えばArレザー装置などのエネルギー源41
からのレザー光4などで加熱溶融させ、その後冷却して
再結晶化させ、薄膜単結晶5を得る。矢印42は加熱手
段の走査方向である。
手段で、例えばArレザー装置などのエネルギー源41
からのレザー光4などで加熱溶融させ、その後冷却して
再結晶化させ、薄膜単結晶5を得る。矢印42は加熱手
段の走査方向である。
本発明によれば、溝2の部分から再結晶化がなされる。
開始点を作るために特に形状を工夫する必要はない、溝
2の底部から冷却が開始するので、ここが開始点となる
からである。従って平面上の形状の加工ということは必
要ない、このため後の工程、例えばデバイスの製作など
に対する阻害は生じず、自由度のある、余裕をもった製
作が可能々ならしめられる。
2の底部から冷却が開始するので、ここが開始点となる
からである。従って平面上の形状の加工ということは必
要ない、このため後の工程、例えばデバイスの製作など
に対する阻害は生じず、自由度のある、余裕をもった製
作が可能々ならしめられる。
本発明によれば、再結晶化の過程で膜にクラックが入る
ことが防止される。即ち、絶縁物1と半導体層2とでは
熱膨張係数が異なり、一般に再結晶化の過程で半導体層
2が絶縁物1に対して縮もうとして半導体層2にクラン
クが入り、結局良好な薄膜単結晶5が得られないことに
なるわけであるが、本発明では溝2が形成されているた
め、この縮む力が緩和されて、クランク発生が防がれる
。
ことが防止される。即ち、絶縁物1と半導体層2とでは
熱膨張係数が異なり、一般に再結晶化の過程で半導体層
2が絶縁物1に対して縮もうとして半導体層2にクラン
クが入り、結局良好な薄膜単結晶5が得られないことに
なるわけであるが、本発明では溝2が形成されているた
め、この縮む力が緩和されて、クランク発生が防がれる
。
縮む力が溝2の所で分断乃至は方向が変わり、大きなス
トレスとならないためと考えられ、またストレスが生じ
ても溝2で区分されるので集中せず、クラックが入りに
くくなるからと考えられ−る。
トレスとならないためと考えられ、またストレスが生じ
ても溝2で区分されるので集中せず、クラックが入りに
くくなるからと考えられ−る。
以下本発明の一実施例について、第2図乃至第4図を参
照して説明する。この実施例は、本発明を、多結晶シリ
コンより成る半導体層を薄膜単結晶シリコンとするSo
l技術に適用した例である。
照して説明する。この実施例は、本発明を、多結晶シリ
コンより成る半導体層を薄膜単結晶シリコンとするSo
l技術に適用した例である。
本実施例において、絶縁物1は石英である。これに前述
の如く溝2を形成して第3図の構造として、多結晶シリ
コンを低圧CVDなどでこの上に成長させ、その後レザ
ー光4などで溶融・再結晶させて、薄膜単結晶5を得る
。
の如く溝2を形成して第3図の構造として、多結晶シリ
コンを低圧CVDなどでこの上に成長させ、その後レザ
ー光4などで溶融・再結晶させて、薄膜単結晶5を得る
。
本実施例においては、溶融・再結晶に際して、次のよう
な作用が呈される。
な作用が呈される。
半導体層3の材料である多結晶シリコンは、絶縁物lた
る石英と熱膨張係数に差があり、多結晶シリコンの方が
熱膨張係数が大のため、この多結晶シリコンは溶融径再
結晶化の過程で石英に対し縮もうとする。連続な膜であ
ると、その力が大となって、シリコンの結合が切れて、
クランクとなる。この結果正常な単結晶シリコン5も得
られないことになる。ところが、溝2が形成されている
と、このようなりラックは生じにくくなる6石英に対し
ての縮む力は、その溝の所で方向が違ってくるために、
連続した力とはならずに、クランクは入らないためと考
えられる。また溝で区切られるので、ストレスが生じた
としてもこれは溝2により区分される。その結果ストレ
スが集中せずむしろ溝2にクランクが生じようとする力
が加わるが、溝2の部分は損傷しにくく、クランクが入
るのが防がれるためと考えられる。ただし、クラックと
、溝20間隔とには関係があり、あまり広すぎるとクラ
ンクが入り易い傾向となる。
る石英と熱膨張係数に差があり、多結晶シリコンの方が
熱膨張係数が大のため、この多結晶シリコンは溶融径再
結晶化の過程で石英に対し縮もうとする。連続な膜であ
ると、その力が大となって、シリコンの結合が切れて、
クランクとなる。この結果正常な単結晶シリコン5も得
られないことになる。ところが、溝2が形成されている
と、このようなりラックは生じにくくなる6石英に対し
ての縮む力は、その溝の所で方向が違ってくるために、
連続した力とはならずに、クランクは入らないためと考
えられる。また溝で区切られるので、ストレスが生じた
としてもこれは溝2により区分される。その結果ストレ
スが集中せずむしろ溝2にクランクが生じようとする力
が加わるが、溝2の部分は損傷しにくく、クランクが入
るのが防がれるためと考えられる。ただし、クラックと
、溝20間隔とには関係があり、あまり広すぎるとクラ
ンクが入り易い傾向となる。
またこのように溝2を作り、溶融再結晶させると、一番
先に冷えてくるのは、溝2の底部である。
先に冷えてくるのは、溝2の底部である。
従って、再結晶化は、溝2の底からのみ起こり、ここが
開始点となって単結晶ができる。即ち溝2底部が種とな
って、3次元的パターンで再結晶化が起こる。溝2が細
かい程この作用は大きく、■溝の方がより効果は大であ
る。■溝にした場合、その角度は、結晶成長上重要なフ
ァクターになる。
開始点となって単結晶ができる。即ち溝2底部が種とな
って、3次元的パターンで再結晶化が起こる。溝2が細
かい程この作用は大きく、■溝の方がより効果は大であ
る。■溝にした場合、その角度は、結晶成長上重要なフ
ァクターになる。
なお実施に際しては、石英から成る絶縁物1と多結晶シ
リコンから成る半導体層3との間に5ift層を形成し
た構造を用いることができる。
リコンから成る半導体層3との間に5ift層を形成し
た構造を用いることができる。
上述の如く、本発明に係る薄膜単結晶の製造方法によれ
ば、絶縁物上の半導体を溶融して再結晶化させた場合で
も膜にストレスが入らず、この場合絶縁物上全面に半導
体を載せた場合でもかかるストレスによるクランクは防
止できる。しかも本発明においては、この効果を溝の形
成という簡便な手段によって達成できる。かつ本発明に
よれば、溝を再結晶の開始点とすることができるので、
かかる再結晶の開始点は爾後の加工の制限等をもたらさ
ず、従って後工程でのパターンの余裕・自由度をもたせ
ることができる。
ば、絶縁物上の半導体を溶融して再結晶化させた場合で
も膜にストレスが入らず、この場合絶縁物上全面に半導
体を載せた場合でもかかるストレスによるクランクは防
止できる。しかも本発明においては、この効果を溝の形
成という簡便な手段によって達成できる。かつ本発明に
よれば、溝を再結晶の開始点とすることができるので、
かかる再結晶の開始点は爾後の加工の制限等をもたらさ
ず、従って後工程でのパターンの余裕・自由度をもたせ
ることができる。
第1図は本発明を示す工程図である。第2図乃至第4図
は本発明の一実施例を、工程順に断面図で示すものであ
る。第5図は従来例を示す。 l・・・絶縁物、2・・・溝、3・・・半導体層、4・
・・加熱手段(レザー光)、5・・・薄膜単結晶。
は本発明の一実施例を、工程順に断面図で示すものであ
る。第5図は従来例を示す。 l・・・絶縁物、2・・・溝、3・・・半導体層、4・
・・加熱手段(レザー光)、5・・・薄膜単結晶。
Claims (1)
- 【特許請求の範囲】 1、溝が形成された絶縁物上に半導体層を形成し、 該半導体層を溶融させた後冷却して再結晶化させる薄膜
単結晶の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13076385A JPS61289616A (ja) | 1985-06-18 | 1985-06-18 | 薄膜単結晶の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13076385A JPS61289616A (ja) | 1985-06-18 | 1985-06-18 | 薄膜単結晶の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61289616A true JPS61289616A (ja) | 1986-12-19 |
Family
ID=15042073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13076385A Pending JPS61289616A (ja) | 1985-06-18 | 1985-06-18 | 薄膜単結晶の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61289616A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004134533A (ja) * | 2002-10-09 | 2004-04-30 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 |
-
1985
- 1985-06-18 JP JP13076385A patent/JPS61289616A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004134533A (ja) * | 2002-10-09 | 2004-04-30 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0454370B2 (ja) | ||
| JPS5939790A (ja) | 単結晶の製造方法 | |
| JPS62132311A (ja) | 導電体膜の再結晶化方法 | |
| JPH03280418A (ja) | 半導体膜の製造方法 | |
| JPS61289616A (ja) | 薄膜単結晶の製造方法 | |
| JPS60143624A (ja) | 半導体装置の製造方法 | |
| JPS60106124A (ja) | 絶縁基板上への半導体薄膜形成方法 | |
| JP2745055B2 (ja) | 単結晶半導体薄膜の製造方法 | |
| JPS59184517A (ja) | 積層型半導体装置の製造方法 | |
| JPH01218009A (ja) | 結晶成長方法 | |
| JPH01261291A (ja) | レーザアニール方法 | |
| JPH0777196B2 (ja) | 単結晶シリコン膜の形成方法 | |
| JPH07273028A (ja) | 半導体基板及びその製造方法 | |
| JPS62219510A (ja) | 単結晶島状領域の形成方法 | |
| JPH03250620A (ja) | 半導体装置の製造方法 | |
| JPS6354715A (ja) | 半導体薄膜のビ−ムアニ−ル方法 | |
| JPS61136219A (ja) | 単結晶シリコン膜の形成方法 | |
| JPS60210833A (ja) | 半導体装置の製造方法 | |
| JP2569402B2 (ja) | 半導体薄膜結晶層の製造方法 | |
| KR100275335B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| JPS60117611A (ja) | 半導体装置の製造方法 | |
| JPS63108A (ja) | 半導体素子の製造方法 | |
| JPH081892B2 (ja) | 半導体装置の製造方法 | |
| JPS6112019A (ja) | 半導体装置の製造方法 | |
| JPS6276716A (ja) | 半導体装置の製造方法 |