JPS61296457A - デ−タ転送制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明はｒ−夕転送制御装置に関１．２、更に詳細に
はマルチプロセッサシステムの各プロセッサが共有して
使用するデータバス上のデータ転送の制御を行なうデー
タ転送制御装置に関する。。

（従来の技術） 従来、多数のゾロセッサモノ１．−ルを含むマルチプロ
セッサシステムによυ大規模な信号処理システムを実現
するために多数のモ′）、、−ルを相互に接続するデー
タバスを用い、このデータバスに接続されるモジューＡ
のポートを予め作成されたポートアドレスの組合せと順
序に従って切換えることによりモゾーール間のデータ転
送を制御する方法が特開昭５４−１５０９３９号公報に
開示されている。

この種の装置を用いてマルチプロセッサシステムを構成
した場合、システムを構成するプロセッサ数が少なかっ
たので、データ転送制御装置単体の試験を行なわず、シ
ステム全体の動作試験にデータ転送制御装置の試験を含
めて行なうことが容易であった。従って、データ転送制
御装置の試験を行なりだめのハードウェアをその装置内
に付加せず、デー゛夕転送制御装置のノ・−ドウエア規
模を小さく保とうとする傾向があった。

（発明が解決しようとする問題点） しかしながら、近来マルチプロセッサシステムに要求さ
れる処理量の増化に伴ないプロセッサ数が増加したため
に、マルチプロセッサシステム全体の試験は極めて複雑
となり、特にデータ転送の動作に異常があった場合、従
来のデータ転送制御装置ではその異常の原因がデータ転
送制御装置自身に起因するものであるか否かを発見する
ことが非常に困難であるという欠点があった。

この発明は、これらの問題点を解決するだめのもので、
データ転送の異常がデータ転送装置自身か、又は他の原
因に起因するものであるかを区別することにより、故障
の原因の発見を容易にできると共にマルチプロセッサシ
ステムのデータ転送の試験費用を低減できるデータ転送
制御装置を提供することを目的とする。

（問題点を解決するための手段） この発明は前記問題点を解決するために複数のゾロセッ
サが共有して使用するデータバス上のデータ転送の制御
を行なうデータ転送制御装置において、データバスへの
データ転送を要求する各プロセッサからの転送要求信号
と予め設定されたデータ転送手頭によυ各プロセッサへ
転送許可信号を出力するデータ転送制御部と、前記転送
要求信号に代わる疑似転送要求信号を前記データ転送制
御部に出力する疑似転送要求信号出力部と、試験モード
と転送モードに切替え、試験モード時には各プロセッサ
からの前記転送要求信号の前記データ転送制御部への入
力を抑止すると共に前記疑似転送要求信号産各プロセッ
サからの前記転送要求信号とみなしてデータ転送制御部
に入力し、転送モード時には前記疑似転送要求信号の出
力を抑止すると共に各プロセッサへの前記転送許可信号
の出力を許可する制御部と、試験モード時における前記
疑似転送要求信号に対するデータ転送制御部が出力する
データ転送情報とその情報に伴なう前記転送許可信号と
に基づいて試験を行なう試験部とを具備している。

（作用） 以上のような構成を有するこの発明は制御部により試験
モードに切替えられると、各プロセッサからの転送要求
信号がデータ転送制御部に供給することを抑止すると共
にこの転送要求信号に代わって疑似転送要求信号出力部
からの疑似転送要求信号を供給し、データ転送制御部か
らのデータ転送情報とその情報に伴なう転送許可信号に
基づいて試験部で試験を行なう。そして、転送モードに
切替えられると、疑似転送要求信号の出力を抑止すると
共にデータ転送制御部において通常のデータ転送動作に
移る。

この発明は前記問題点を解決することができ、マルチプ
ロセッサシステム全体又は試験機を用いずにデータ転送
制御装置単体の試験ができてシステム全体で発生する故
障の原因を容易に発見できると共に試験費用低減できる
データ転送制御装置を提供できる。

（実施例） 以下、この発明の一実施例を図面に基づいて説明する。

第２図は、この発明の一実施例を示すブロック図である
。同図において、１はデータ転送制御装置で、後述する
ホストプロセッサ２及びプロセッサ３−１〜３−Ｈのデ
ータ転送における制御を行なうものである。２はホスト
プロセッサで、後述するプロセッサ３−１〜３−Ｎに対
して多種の演算処理を指示したシ、各プロセッサの機能
を制御を行なうと共にデータ転送制御装置の動作の試験
を行なうものである。３はプロセッサで、演算処理ケ行
なう。１０はホストゾロセッサパスで、データ転送制御
装置１とホストゾロセッサ２０間のデータ転送の専用・
々スである。１１は転送要求信号、１２は転送許可信号
である。１３けデータ・ぐスで、プロセッサ３−１〜３
−Ｎの各プロセッサ間でのデータ転送の共通パスである
。データ転送制御装置１はホストゾロセッサパス１０を
介してホストプロセッサ２と接続され、Ｎ本の転送要求
信号１１が１本づつＮ台のプロセッサ３から入力され、
Ｎ本の転送許可信号１２が１本づつＮ台のプロセッサ３
へ出力されてＮ台のプロセッサ３−１〜３−Ｎ同志はデ
ータバス１３で接続される。

第１図は、第２図におけるデータ転送制御装置１を詳細
に示すブロック図である。１００はインタフェース回路
、１０１は疑似転送要求レジスタ、１０２はフラグ、１
０３はデータ転送制御回路、１０４．１０５．１０６．
１０７は３ステートノぐッファ、１０８はインバータで
ある。また、２００は内部データバス、２０１は疑似転
送要求レノスタ書込み信号、２０２はフラグ書込み信号
、２０３はデータ転送制御回路読出１７信号、２０４は
転送許可読出し信号、２０５は試験モード信号、２０６
は内部転送要求信号、２０７は内部転送許可信号、２０
８は転送モード信号である。さらに、第２図におけるホ
ストプロセッサパス１０はインタフェース回路１００に
接続され、インタフェース回路１００は内部データバス
２００を介して疑似転送要求レジスタ１０１、フラグ１
０２のデータ入力、データ転送制御回路１０３のデータ
入出力及び３ステートバツフア１０４の出力に各々接続
している。また、インタフェース回路１００は疑似転送
要求ｌ／レジスタ０１へ疑似転送要求レジスタ書込み信
号２０１、フラグ１０２ヘフラグ書込み信号２０２、デ
ータ転送制御回路１０３ヘデータ転送制御回路読出し信
号２０３及び３ステートバツフア１０４へ転送許可読出
し信号２０４を各々供給する。疑似転送要求レジスタ１
０１の出力は３ステートバツフア１０５のデータ入力に
供給され、フラグ１０２の出力である試験モード信号２
０５は３ステートバツフア１０５のイネーブル入力及び
インバータ１０８の入力に供給される。３ステー］・バ
ッファ】０５の出力である内部転送要求信号２０６は３
ステートバツフア１０６の出力と共にデータ転送制御回
路１０３に供給される。データ転送制御回路１０３かも
の内部転送許可信号２０７は３ステートバッファ１０４
，１０７のデータ入力に供給され、インバータ１０８の
出力である転送モー　ド信号２０８は３ステートバツフ
ア１０６．１０７のイネーブル入力に供給される。

第２図における転送要求信号１１は３ステート・ぐッフ
ァ１０６のデータ入力に供給され、“同じく転送許可信
号１２は３ステートバツフア１０７の出力から出力され
る。

次に、本実施例の動作について説明する。

先ず、ホストプロセッサ２がホストプロセッサパス１０
及びインタフェース回路１００を介してフラグ１０２に
値″１”を書込み、フラグ１０２は試験モード信号２０
５を試験モードとして３ステートバツフア１０５をＯＮ
にし、かつインバータ１０８により反転されて３ステー
トバツフア１０６゜１０７をＯＦＦにする。すると、プ
ロセッサ３−１〜３．−Ｎとデータ転送制御装置１が切
離された状態となる。そして、ホストプロセッサ２はホ
ストゾロセッサパス１０、インタフェース回路１００及
び内部データバス２００を介して疑似転送要求レジスタ
１０１に疑似転送要求信号（図示せず）を転送して、さ
らにこの疑似転送要求信号を３ステートバツフア１０５
を介［〜で内部転送要求信号２０６としてデータ転送制
御回路１０３に入力する。また、ホストプロセッサ２は
データ転送制御回路１０３にデータ転送制御手順をプロ
グラミングする。その結果、ホストプロセッサ２はデー
タ転送制御回路１０３から内部状態を内部データバス２
００を介して読出し、さらに３ステート・ぐッファ１０
４に転送許可読出し７信号２０４を供給１〜て内部転送
許可信号２０７に相当する信号である３ステートバツフ
ア１０４の内容を内部データバス２００を介して読出す
。よって、ホストプロセッサ２では前記デー４転送制御
回路１０３の内部データと内部転送許可信号２０７に基
づいてデー夕転送制御回路１０３の任意の動作を試験す
る。

また、同様にホストプロセッサ２がフラグ１０２に値”
０“全書込み転送モードとすると３ステートバツフア１
０５がＯＦＦ　Ｌ、３ステートバツフア１０６及び１０
７がＯＮ　Ｌ、て、疑似転送要求レノスタ１０１が無効
となり、転送要求信号人力１１及び転送許可信号出力１
２が有効となることによってプロセッサ３−１〜３−Ｎ
はデータバス１３を使用して実際のデータ転送を行なう
ことができるようになる。

（発明の効果） 以上説明し５たように、この発明によれば、マルチプロ
セッサシステム全体又は試験機を用いずにデータ転送制
御装置単体の試験ができてシステム全体で発生する故障
の原因を容易に発見できると共に試験費用を低減できる
データ転送制御装置を提供できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は本実施例の全体構成を示すブロック図である。 １・・・データ転送制御装置、２・・・ホストプロセッ
サ、３−１〜３〜Ｎ・・・プロセッサ、１０・・・ホス
トプロセッサパス、１１・・・転送要求信号、１２・・
・転送許可信号、１３・・・データバス、１００・・・
インタフェース回路、１０１・・・疑似転送要求レノス
タ、１０２・・・フラグ、１０３・・・データ転送制御
回路、１０４〜１０７・・・３ステートバツフア、１０
８・・・インバータ、２００・・・内部データバス、２
０１・・・疑似転送要求レジスタ書込み信号、２０２・
・・フラグ書込み信号、２０３・・・データ転送制御回
路読出し信号、２０４・・・転送許可読出し信号、２０
５・・・試験モード信号、２０６・・・内部転送要求信
号、２０７・・・内部転送許可信号、２０８・・・転送
モード信号。

Claims (1)

1. 【特許請求の範囲】 複数のプロセッサが共有して使用するデータバス上のデ
   ータ転送の制御を行なうデータ転送制御装置において、 データバスへのデータ転送を要求する各プロセッサから
   の転送要求信号と予め設定されたデータ転送手順により
   各プロセッサへ転送許可信号を出力するデータ転送制御
   部と、 前記転送要求信号に代わる疑似転送要求信号を前記デー
   タ転送制御部に出力する疑似転送要求信号出力部と、 試験モードと転送モードに切替え、試験モード時には各
   プロセッサからの前記転送要求信号の前記データ転送制
   御部への入力を抑止すると共に前記疑似転送要求信号を
   各プロセッサからの前記転送要求信号とみなしてデータ
   転送制御部に入力し、転送モード時には前記疑似転送要
   求信号の出力を抑止すると共に各プロセッサへの前記転
   送許可信号の出力を許可する制御部と、 試験モード時における前記疑似転送要求信号に対するデ
   ータ転送制御部が出力するデータ転送情報とその情報に
   伴なう前記転送許可信号とに基づいて試験を行なう試験
   部とを具備することを特徴とするデータ転送装置。