JPS613507A - サ−ジ保護回路 - Google Patents
サ−ジ保護回路Info
- Publication number
- JPS613507A JPS613507A JP59124122A JP12412284A JPS613507A JP S613507 A JPS613507 A JP S613507A JP 59124122 A JP59124122 A JP 59124122A JP 12412284 A JP12412284 A JP 12412284A JP S613507 A JPS613507 A JP S613507A
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- surge
- voltage
- amplifier
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Protection Of Static Devices (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、汎用リニアＩＣのオペアンプの出力端子に
入って（るサージ電圧を保護するためのサージ保護回路
に関するものである。
入って（るサージ電圧を保護するためのサージ保護回路
に関するものである。
オーディオのテープデツキの°ヘッド７オンアンプの従
来の一例を第１図によって説明する。
来の一例を第１図によって説明する。
第１図において、１は入力端子、２は結合コンデンサ、
３は抵抗値Ｒ８の抵抗器、４は抵抗値Ｒｔの抵抗器、７
は増幅器で、５．６はこの増幅器７゛の反転入力端子、
非反転入力端子、８は電圧＋ｖｃｃの正電源端子、９は
電圧−ｖｃｃの負電源端子、１０は前記増幅器Ｔの出力
端子、１１は抵抗値Ｒ０の出力抵抗器、１２はヘッド７
オン、１３はアースである。
３は抵抗値Ｒ８の抵抗器、４は抵抗値Ｒｔの抵抗器、７
は増幅器で、５．６はこの増幅器７゛の反転入力端子、
非反転入力端子、８は電圧＋ｖｃｃの正電源端子、９は
電圧−ｖｃｃの負電源端子、１０は前記増幅器Ｔの出力
端子、１１は抵抗値Ｒ０の出力抵抗器、１２はヘッド７
オン、１３はアースである。
従来のオーディオのテープデツキのヘッド７オンアンプ
は第１図から明らかなようにオペアンプのような増幅器
７Ｙ用いて構成する場合か多い。
は第１図から明らかなようにオペアンプのような増幅器
７Ｙ用いて構成する場合か多い。
以下第１図の動作について説明する。
第１図において、入力端子１に信号が入ると、結合コン
デンサ２．抵抗器３ケ経て増幅器７０反転入力端子５に
入り、抵抗器３と抵抗器４によってＲ，７ｇ１ 倍に増
幅され、増１１４７の出力端子１０に現われ、出力抵抗
器１１を通じてヘッドフォン１２へ信号は伝えられる。
デンサ２．抵抗器３ケ経て増幅器７０反転入力端子５に
入り、抵抗器３と抵抗器４によってＲ，７ｇ１ 倍に増
幅され、増１１４７の出力端子１０に現われ、出力抵抗
器１１を通じてヘッドフォン１２へ信号は伝えられる。
このヘッドフォン１２はビンジャックによって差し込む
ようになっているため、出力端子１０に、人間にチャー
ジアップされた靜亀気等の大きなサージ電圧が入ること
がしばしばあり、増幅器Ｔを破壊することかあるという
欠点かあった。
ようになっているため、出力端子１０に、人間にチャー
ジアップされた靜亀気等の大きなサージ電圧が入ること
がしばしばあり、増幅器Ｔを破壊することかあるという
欠点かあった。
この発明は、上述のような従来のものの欠点な除去する
ためＫなされたもので、ダイオードを増幅器の出力段の
ＮＰＮ トランジスタのペースと増幅器の出力端子の間
に接続することＫよって出力端子に入ってくる正、負の
サージ電圧に対して。
ためＫなされたもので、ダイオードを増幅器の出力段の
ＮＰＮ トランジスタのペースと増幅器の出力端子の間
に接続することＫよって出力端子に入ってくる正、負の
サージ電圧に対して。
増幅器の破壊を防ぐサージ保護回路を提供するものであ
る。以下、この発明の一実施例を第２図お、よび第３図
について説明する。
る。以下、この発明の一実施例を第２図お、よび第３図
について説明する。
第２図はこの発明の一実施例を示すもので、第】図の増
幅器１の出力段の部分ｌ抜き書きしたものであり、第３
図はこの発明のサージ保護回路つきの集積回路の断面略
図である。
幅器１の出力段の部分ｌ抜き書きしたものであり、第３
図はこの発明のサージ保護回路つきの集積回路の断面略
図である。
第２図において、１４はＮＰＮトランジスタ、１５はＰ
ＮＰ トランジスタ、１６はサージ保護ダイオードであ
る。サージ保護ダイオード１６はそのカソードｖＮＰＮ
）ランラスタ１４０ベースに接続し、また、その７ノー
ドを増幅器Ｔの出力端子１０に接続している。
ＮＰ トランジスタ、１６はサージ保護ダイオードであ
る。サージ保護ダイオード１６はそのカソードｖＮＰＮ
）ランラスタ１４０ベースに接続し、また、その７ノー
ドを増幅器Ｔの出力端子１０に接続している。
第３図において、１Ｔは基板、１日はＮ十層、１９はＮ
−エピタキシャル層、２０はＰ十分離層−２１，２２は
前記サージ保護ダイオード１６の７ノードとカソードで
、Ｐ層とＮ十膚からなる。２３〜２６は前記ＮＰＮトラ
ンジスタ１４のコＶクタ層、コＶクタ電極、ベース層、
エミツタ層、２７は基板ダイオードを示す。
−エピタキシャル層、２０はＰ十分離層−２１，２２は
前記サージ保護ダイオード１６の７ノードとカソードで
、Ｐ層とＮ十膚からなる。２３〜２６は前記ＮＰＮトラ
ンジスタ１４のコＶクタ層、コＶクタ電極、ベース層、
エミツタ層、２７は基板ダイオードを示す。
次に動作について、第２図、第３図を参照しながら説明
する。
する。
出力端子１０に正電源端子８の正電源亀ｆｆ＋ｖｃｃ以
上の大きな正のサージ電圧が入ってきたとき、もし、こ
のサージ電圧に対する保護ダイオ−自６がない場合は、
ＮＰＮトランジスタ１４のエミッタ曽ヘース間Ｙ ２
ｖイクダウンし、ペース・コＶクタの順方向を通って＋
■ｃｃの電圧を有する正電源端子８へ抜けるため、Ｎ
Ｐ Ｎ、 トランジスタ１４のエミッタ・ペース接合か
破壊することがあったが、サージ保護ダイオード１６が
あると、サージ電流は出力端子１０よりサージ保護ダイ
オード１６の７ノード２１からカソード２２と抜け、出
力段のＮＰＮトランジスタ１４のベース層２５、：ＩＶ
クタ電極２４の順方向へ抜け、さらに正電源端子８へ抜
けるため接合かプＶ−クダウンしない。また、正電源端
子８と７一ス１３間に入っている平滑コンデンサ（図示
せず）によって正亀源電圧十■ｃｃは殆んど変らないの
で、サージ保護ダイオード１６の順方向電圧と出力段の
ＮＰＮトランジスタ１４のベース層２５とコレクタ電極
２４の順方向電圧の和約１．４ｖ程度が正電源電圧＋■
ｃｃの電圧にプラスされた電圧によって、出力端子１０
から入ってきた電位は押えられることになり、充分サー
ジ保護対策となる。
上の大きな正のサージ電圧が入ってきたとき、もし、こ
のサージ電圧に対する保護ダイオ−自６がない場合は、
ＮＰＮトランジスタ１４のエミッタ曽ヘース間Ｙ ２
ｖイクダウンし、ペース・コＶクタの順方向を通って＋
■ｃｃの電圧を有する正電源端子８へ抜けるため、Ｎ
Ｐ Ｎ、 トランジスタ１４のエミッタ・ペース接合か
破壊することがあったが、サージ保護ダイオード１６が
あると、サージ電流は出力端子１０よりサージ保護ダイ
オード１６の７ノード２１からカソード２２と抜け、出
力段のＮＰＮトランジスタ１４のベース層２５、：ＩＶ
クタ電極２４の順方向へ抜け、さらに正電源端子８へ抜
けるため接合かプＶ−クダウンしない。また、正電源端
子８と７一ス１３間に入っている平滑コンデンサ（図示
せず）によって正亀源電圧十■ｃｃは殆んど変らないの
で、サージ保護ダイオード１６の順方向電圧と出力段の
ＮＰＮトランジスタ１４のベース層２５とコレクタ電極
２４の順方向電圧の和約１．４ｖ程度が正電源電圧＋■
ｃｃの電圧にプラスされた電圧によって、出力端子１０
から入ってきた電位は押えられることになり、充分サー
ジ保護対策となる。
逆に、出力端子１０に負電源端子９の負電圧−■ｅｅよ
り大きな電圧か入ってきた場合、第３図に示すように、
出力端子１０の電圧■。がＰ星の基板１７の電位よりも
下がることになるので、サージ保護ダイオード１６かな
いと、串力牧のＮＰＮトランジスタ１４のコレクタ電極
２４−エミッタ層２６関に最大定格以上の電圧が印加さ
れることになり、プＶイクダウンし、正電源端子８より
出力ＲのＮＰＮ トランジスタ１４のコレクタ電極２４
・エミツタ層２５とつき抜けて過大な電流が流れ、ＮＰ
Ｎトランジスタ１４を破壊させることｋなる。
り大きな電圧か入ってきた場合、第３図に示すように、
出力端子１０の電圧■。がＰ星の基板１７の電位よりも
下がることになるので、サージ保護ダイオード１６かな
いと、串力牧のＮＰＮトランジスタ１４のコレクタ電極
２４−エミッタ層２６関に最大定格以上の電圧が印加さ
れることになり、プＶイクダウンし、正電源端子８より
出力ＲのＮＰＮ トランジスタ１４のコレクタ電極２４
・エミツタ層２５とつき抜けて過大な電流が流れ、ＮＰ
Ｎトランジスタ１４を破壊させることｋなる。
それに対して、サージ保護ダイオード１６があると、出
力端子１０か基板１７の電位より低くなると１．サージ
保護ダイオード１６のカソード２２、すなわちＮ−エピ
タキシャル層１９の電位が基板１１より下がるととｋな
り、基板ダブオード２１が順方向で働（ことになる。こ
れＫより、出力端子１０の電位はＮＰＮ トランジスタ
１４のベース層２５・エミツタ層２６の順方向電圧的０
．７■と基板ダイオード２７の順方向電圧的０．７ｖの
和の約１，４■、基板１７の電位、すなわち負電源端子
９の電圧−ｖｃｃの電位より下がるだけであり、充分出
力段のＮＰＮトランジスタ１４のコ、ｖｌｐ％極２４・
エミツタ層２５間電圧も余力かあり、プノイクダウンせ
ず破壊することがない。
力端子１０か基板１７の電位より低くなると１．サージ
保護ダイオード１６のカソード２２、すなわちＮ−エピ
タキシャル層１９の電位が基板１１より下がるととｋな
り、基板ダブオード２１が順方向で働（ことになる。こ
れＫより、出力端子１０の電位はＮＰＮ トランジスタ
１４のベース層２５・エミツタ層２６の順方向電圧的０
．７■と基板ダイオード２７の順方向電圧的０．７ｖの
和の約１，４■、基板１７の電位、すなわち負電源端子
９の電圧−ｖｃｃの電位より下がるだけであり、充分出
力段のＮＰＮトランジスタ１４のコ、ｖｌｐ％極２４・
エミツタ層２５間電圧も余力かあり、プノイクダウンせ
ず破壊することがない。
以上説明したように、この発明は出力段がＮＰＮトラン
ジスタとＰＮＰ トランジスタのコンプリメンタリ方式
により増幅器を構成する半導体集積回路において、前記
Ｎ Ｐ Ｎ トランジスタのペースと前記増幅器の出力
端子との間にダイオードを設げ、このダイオードのカソ
ードｙｘＭ記ＮＰＮ トランジスタのペースＫ、７ノ一
ドｌ前記増幅器の出力端子に接続した構造としたので、
１グのダイオード７つけるだけで、出力端子に正、負の
大゛きなサージが入っても保護可能であり、増幅器の特
性に何ら影響も与えないという利点がある。
ジスタとＰＮＰ トランジスタのコンプリメンタリ方式
により増幅器を構成する半導体集積回路において、前記
Ｎ Ｐ Ｎ トランジスタのペースと前記増幅器の出力
端子との間にダイオードを設げ、このダイオードのカソ
ードｙｘＭ記ＮＰＮ トランジスタのペースＫ、７ノ一
ドｌ前記増幅器の出力端子に接続した構造としたので、
１グのダイオード７つけるだけで、出力端子に正、負の
大゛きなサージが入っても保護可能であり、増幅器の特
性に何ら影響も与えないという利点がある。
１Ｉｃ１図は従来のオペアンプで構成したテープデツキ
のヘッド７オンアンプの回路図、第２図はこの発明のオ
ペアンプの出力段の回路図、第３図はこの発明の出力段
のＮＰＮ トランジスタとサージ保躾ダイオード部分の
概略断面図である。 図中、１は入力端子、２は結合コンデンサ、３゜４は抵
抗器、５は反転入力端子、６は非反転入力端子、１は増
幅器、８は正電源端子、９は負電源端子、１０は出力端
子、１１は出力抵抗器、１２はへッドフオン、１３は７
−ス、１４はＮＰＮトランジスタ、１５はＰＮＰ トラ
ンジスタ、１６はサージ保護ダイオード、１７は基板、
１８はＮ＋層、１９はＮ−エピタキシャル層、２０はＰ
十分離層、２１．２２はダイオードの７ノード、および
カソード、２３，２４．２５．２６はそれぞれＮＰＮト
ランジスタのフＶクタ層、コＶクタ電極。 ペース層、エミッタ層、２１は基板ダ４オードである。 なお、図中の同一符号は同一または相当部分ｌ示す。 代理人 大岩 増雄 （外２名） 与 第１図 第３図 手続補正音、（自発） ３．補正をする者 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄、１者寺薔４棒養骨命養
および図面 ６、補正の内容 （１）明細書第４頁４行の「１７は基板」を、「１７は
Ｐ＋基板」と補正する。 （２）同じく第４頁１５行の「保護ダイオード１６」を
、「サージ保護ダイオード１６」と補正する。 （３）同じく第５頁１８〜１９行の「Ｐ型の基板１７」
を、ｒｐ−基板１７」と補正する。 （４）同じく第５頁１９〜２０行の「サージ保護ダイオ
ード１６がないと、」を削除する。 （５）同じく第６頁５行、１９行の「エミツタ層２５」
を、いずれも「エミツタ層２６」と補正する。 （６）同じく第６頁８行、１０〜１１行、１６行の「基
板１７」を、いずれもｒｐ’基板１７」と補正する。 （７）図面中筒３図を別紙のように補正する。 以上
のヘッド７オンアンプの回路図、第２図はこの発明のオ
ペアンプの出力段の回路図、第３図はこの発明の出力段
のＮＰＮ トランジスタとサージ保躾ダイオード部分の
概略断面図である。 図中、１は入力端子、２は結合コンデンサ、３゜４は抵
抗器、５は反転入力端子、６は非反転入力端子、１は増
幅器、８は正電源端子、９は負電源端子、１０は出力端
子、１１は出力抵抗器、１２はへッドフオン、１３は７
−ス、１４はＮＰＮトランジスタ、１５はＰＮＰ トラ
ンジスタ、１６はサージ保護ダイオード、１７は基板、
１８はＮ＋層、１９はＮ−エピタキシャル層、２０はＰ
十分離層、２１．２２はダイオードの７ノード、および
カソード、２３，２４．２５．２６はそれぞれＮＰＮト
ランジスタのフＶクタ層、コＶクタ電極。 ペース層、エミッタ層、２１は基板ダ４オードである。 なお、図中の同一符号は同一または相当部分ｌ示す。 代理人 大岩 増雄 （外２名） 与 第１図 第３図 手続補正音、（自発） ３．補正をする者 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄、１者寺薔４棒養骨命養
および図面 ６、補正の内容 （１）明細書第４頁４行の「１７は基板」を、「１７は
Ｐ＋基板」と補正する。 （２）同じく第４頁１５行の「保護ダイオード１６」を
、「サージ保護ダイオード１６」と補正する。 （３）同じく第５頁１８〜１９行の「Ｐ型の基板１７」
を、ｒｐ−基板１７」と補正する。 （４）同じく第５頁１９〜２０行の「サージ保護ダイオ
ード１６がないと、」を削除する。 （５）同じく第６頁５行、１９行の「エミツタ層２５」
を、いずれも「エミツタ層２６」と補正する。 （６）同じく第６頁８行、１０〜１１行、１６行の「基
板１７」を、いずれもｒｐ’基板１７」と補正する。 （７）図面中筒３図を別紙のように補正する。 以上
Claims (1)
- 出力段がＮＰＮトランジスタとＰＮＰトランジスタのコ
ンプリメンタリ方式により増幅器を構成する半導体集積
回路において、前記ＮＰＮトランジスタのベースと前記
増幅器の出力端子との間にダイオードを設け、このダイ
オードのカソードを前記ＮＰＮトランジスタのベースに
、アノードを前記増幅器の出力端子に接続したことを特
徴とするサージ保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59124122A JPS613507A (ja) | 1984-06-15 | 1984-06-15 | サ−ジ保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59124122A JPS613507A (ja) | 1984-06-15 | 1984-06-15 | サ−ジ保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS613507A true JPS613507A (ja) | 1986-01-09 |
Family
ID=14877465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59124122A Pending JPS613507A (ja) | 1984-06-15 | 1984-06-15 | サ−ジ保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS613507A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5148249A (en) * | 1988-04-14 | 1992-09-15 | Kabushiki Kaisha Toshiba | Semiconductor protection device |
-
1984
- 1984-06-15 JP JP59124122A patent/JPS613507A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5148249A (en) * | 1988-04-14 | 1992-09-15 | Kabushiki Kaisha Toshiba | Semiconductor protection device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5889036A (ja) | 極性保護回路 | |
| JPH0121703B2 (ja) | ||
| EP1181773B1 (en) | Overvoltage protection | |
| JPS613507A (ja) | サ−ジ保護回路 | |
| JPS604612B2 (ja) | 差動増幅器 | |
| US3737800A (en) | High voltage operational amplifier | |
| JP3498755B2 (ja) | 増幅器の出力ノードのｓｐｕ条件下の保護デバイス | |
| JPH0635537Y2 (ja) | 演算増幅器の保護回路 | |
| JP2716159B2 (ja) | 過電圧保護回路 | |
| JPS6119536Y2 (ja) | ||
| JPH05259750A (ja) | 過電圧保護回路 | |
| JPS5843014A (ja) | 電源装置 | |
| JP3120580B2 (ja) | インピーダンス補償回路 | |
| JPH0381325B2 (ja) | ||
| JPS61110456A (ja) | 半導体装置 | |
| JPH0414523B2 (ja) | ||
| JPS63229855A (ja) | 半導体集積回路 | |
| JPS62166416A (ja) | 定電圧回路 | |
| JPH0644206B2 (ja) | 半導体集積回路の定電圧回路 | |
| JPH0120545B2 (ja) | ||
| JPS59210704A (ja) | 半導体集積回路装置 | |
| JPS6097705A (ja) | 差動増幅器 | |
| JPH07147519A (ja) | ブースタ回路 | |
| JPS5879745A (ja) | 半導体集積回路の保護装置 | |
| JP2001028521A (ja) | 半導体集積回路 |