JPS6135483A - 液晶デイスプレイ用部品及びその製法 - Google Patents

液晶デイスプレイ用部品及びその製法

Info

Publication number
JPS6135483A
JPS6135483A JP14239985A JP14239985A JPS6135483A JP S6135483 A JPS6135483 A JP S6135483A JP 14239985 A JP14239985 A JP 14239985A JP 14239985 A JP14239985 A JP 14239985A JP S6135483 A JPS6135483 A JP S6135483A
Authority
JP
Japan
Prior art keywords
electrode
diode
subassembly
redundant
diodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14239985A
Other languages
English (en)
Inventor
ズヴイ・ヤニヴ
ヴインセント・デイー・キヤンネラ
グレゴリー・エル・ハンセル
ロバート・ロイス・ジヨンソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Energy Conversion Devices Inc
Original Assignee
Energy Conversion Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Energy Conversion Devices Inc filed Critical Energy Conversion Devices Inc
Publication of JPS6135483A publication Critical patent/JPS6135483A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
    • H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
    • H10W20/494—Fuses, i.e. interconnections changeable from conductive to non-conductive changeable by the use of an external beam, e.g. laser beam or ion beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S359/00—Optical: systems and elements
    • Y10S359/90—Methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、一般的に、液晶ディスプレイなど光に影響を
及ぼすディスプレイ、及びそのようなディスプレイの製
造の収率を高める方法に関する。
光に影響を及はすディスプレイは、多くの用途で盛んに
利用されている。たとえば、光に影響を及ばずディスプ
レイのひとつの形態である液晶ディスプレイは、計算器
、デジタル・ウォッチ、デジタル・クロック、及び非常
に小型のテレビジョン・ディスプレイに広く用いられて
いる。。
通常の液晶ディスプレイは、複数個の画素が行と列に配
置されたものを含む。各画素は普通二つの電極が間隔を
おいた基板上に作られて、その電極の間に液晶物質が置
かれた形をしている。その物質の光学的性質によシ、透
過型又は反射型のディスプレイを作ることができる。
ディスプレイを制御するために、選ばれた電圧が電極の
両端間に印加される。すると電極が液晶物質に電界を印
加してそれに望ましい方位乃至配向をとらせ、透過型又
は反射型ディスプレイに女る。複雑なディスプレイを作
るには相当多くの画素が必要になる。各画素は、普通は
Ｘ及びｙアドレス・ラインによって、アドレスできなけ
ればたらない。さらに、ネマチック液晶物質を用いると
きには、ディスプレイ物質の寿命をのばすために電極に
かけられる電圧の極性を交代させることが非常に望まし
いことが経験的に分っている。画素間の分離を良くする
ためＫ、ダイオードやトランジスタなどの分離デバイス
が、しばしば各電極と関連させて用いられる。必要な分
離デバイスは、少くとも各電極にひとつ必要なので、そ
の数が多くなることを考えると、それらをそれぞれのデ
ィスプレイ電極に隣接する基板に作ることが望ましい。
このタイプのディスプレイの例は、１９８４年１月２３
日に出願された「アモルファス・シリコン合金ダイオー
ドによって動作せしめられる液晶ディスプレイ」という
名称の米国特許出願筒５７３、００４号に開示されてい
る。
ディスプレイがたとえば１，０００個の画素を有する場
合、少くとも１．０００個のちゃんと動作する分離デバ
イスが基板に作られなければならない。
集積デバイス又は薄膜半導体デバイスの製造では、作ら
れたデバイスのうちのあるパーセンテージはいろいろな
理由により欠陥のあるものになるということは良く知ら
れている。分離デバイスを作るときの不良率のために、
あるディスプレイの中の画素が分離デバイスが動作しな
いで使用できなく々ることがある。したがって、ディス
プレイを素速くテストしてそれが使用できるかどうかを
決定する能力は重要である。
本発明は、光に影響を及ぼす物質を組み込んでいるタイ
プのディスプレイを作るのに用いる部品乃至サブアセン
ブリを提供する。この種の物質のひとつはネマチック液
晶ディスプレイ物質である。
このサブアセンブリは、基板を有し、その上にひとつ以
上の共面的な、間隔をおいた電極が作られている。サブ
アセンブリはまた、それぞれの電極に結合したひとつ以
上の分離デバイスを含む。各分離デバイスに電圧を選択
的にかけて、それらを選択的にテストすることができる
ようにするアドレス手段が設けられている。サブアセン
ブリはまた、欠陥のある分離デバイスに代えて、ディス
プレイを作動させる電極対に駆動電圧を選択的に印加す
ることができるようにするのに使用できる冗長的分離デ
バイスを含むこともできる。
本発明はまた、各冗長的分離デバイスに直列に結合され
たスイッチ要素を提供する。それに放射エネルギーを加
えると、このスイッチデバイスは比較的低い導電度の状
態から比較的導電度の高い状態に変化して、その冗長的
分離デバイスをそれぞれの電極に結合する。このスイッ
チング要素、すなわち逆ヒユーズは、エネルギーに感じ
易いカルコゲン化物又は溶融できるアモルファス半導体
合金から作ることができる。
本発明はまた、光に影響を及ぼす物質を含むタイプのデ
ィスプレイを提供する。このディスプレイは、複数個の
画素を含み、各画素は一対の間隔をおいた電極を有し、
その間に光に影響を及ぼす物質が配置されている。使用
できる物質のひとつのタイプは、通常のネマチック液晶
ディスプレイ物質である。ひとつ以上の分離デバイスが
、それぞれの画素電極に結合されている。各分離デバイ
スに電圧を選択的に印加してそれを選択的にテストでき
るようにするためのアドレス手段が設けられている。
自己選択的な冗長性をとり入れたサブアセンブリが提供
される。冗長的分離構造が並列分岐乃至ブランチで作ら
れ、各ブランチは少くともひとつの分離エレメント、た
とえばダイオード、を含む。
自己選択的な冗長性のひとつの形態は、各ブランチに少
くとも二つの直列に結合されたダイオードを含む。第二
の形態は、各ブランチに薄膜ヒユーズと直列になつ次ダ
イオードを含む。薄膜ヒユーズは、直列に結合されてい
るダイオードが短絡された場合にそこを流れる電流によ
って蒸発する。
本発明はまた、ディスプレイのためのサブアセンブリを
作成しテストする方法を提供する。この方法は、基板を
用意する段階と、その基板に複数個の間隔をおいた電極
を作る段階と、ひとつ以上の分離デバイスを各々がそれ
ぞれの電極と結合するように作る段階と、各分離デバイ
スに個別的に電圧を印加してその動作をテストする段階
とを含む。この方法はさらに、ひとつ以上の冗長的な分
離デバイスを作る段階と、作動しない各分離デバイスを
切り離し、代シに選択された冗長的な分離デバイスをそ
れぞれの電極に結合する段階とを含むことができる。
この方法はさらに、作動しない分離デバイスを切り離す
ために電気又は放射エネルギを用いることと、代りの分
離デバイスをそれぞれの画素電極に結合する°のに電気
又は放射エネルギを用いることとを含むことができる。
この方法はさらに、分離デバイス及び冗長的な分離デバ
イスとしてダイオード又はトランジスタを作ることを含
むことができる。この方法はさらに、基板を用意し、そ
の基板に第一の電極を作り、画素電極に電気的に結合し
た分離デバイスを作り、分離デバイスに電気的に結合し
た第一のアドレス拳ライン及び電極と結合した第二のア
ドレス・ラインを作ることによシブイスプレイのための
サブアセンブリを作ること、そして第一及び第二のアド
レス・ラインの間に選択された電圧を印加してその間の
電気的結合及び分離デバイスの動作をテストすることを
含むことができる。
この方法はまた、自己選択的な冗長性をもつディスプレ
イのためのサブアセンブリを作成する方法も提供する。
この方法は、電極を作ること、ならびに、分離手段及び
冗長的な分離手段を、分離手段が作動しない場合に冗長
的分離手段を選択するための手段も合せて作ることを含
んでいる。
次に本発明の好ましい実施例を図面に基づいて説明する
。
図面について説明すると、第１図から第６図までは本発
明のある実施態様を図示している。第７図及び第８図は
、本発明のいくつかの追加の／別の実施例を図示してい
る。第９図から第１４図までは、本発明のさらに別の実
施例を図示している。
第１図は、本発明の実施例であるディスプレイのサブア
センブリ５を示す一部線図、一部域略図である。好まし
い実施態様の例として液晶ディスプレイが開示される。
本発明は、下で述べるように光に影響を及ぼす物質を組
み込んだどのようなディスプレイにも適用できる。第２
図は、液晶ディスプレイの画素７に組込まれたサブアセ
ンブリ５の、第１図の＠　２−２’に沿って切った断面
図である。ひとつの画素７のサブアセンブリ５だけしか
図示されていないが、多数のこのようなサブアセンブリ
を、たとえば行と列に並べたマトリクスの形に作って、
二次元的なディスプレイにすることができることは理解
されよう。サブアセンブリ５は、ガラスなどの透明な絶
縁性基板１０に作られる。基板１０には、一対のアドレ
ス・ライン１２．１４が作られ、それらは絶縁された交
差点１６で互いに交差している。アドレス・ライン１２
には分離ダイオード１８が結合されており、アドレス・
ライン１４には分離ダイオード２０が結合されている。
ダイオード１８．２０は、それぞれ電極セグメント２２
に結合されておシ、これは実質的に長方形の形に図示さ
れている。分離ダイオード１８．２０は、アドレス・ラ
イン１２゜１４と組合されて、サブアセンブリ５がテス
トされるとき又は通常の動作状態にあるときに、電極セ
グメント２２にアドレスするのに用いられる。
第１図に見られるように、アドレス・ライン１２．１４
、ダイオード１８，２０、及び電極セグメント２２は電
気的に直列に結合されている。
直列結合のために、製造工程の間に、アドレス・ライン
１２．１４に電圧をかけてダイオード１８゜２０の動作
をテストすることができる。さらに、電極セグメント２
２がダイオード１８．２０と直列になっているので、こ
のテストはまた、グイオ−ド１８，２０に順方向バイア
スがかかるときにアドレスライン１２．１４と電極セグ
メント２２との間の電気的連続性をもテストする。
基板１０には、直列に結合されたダイオード２６．２８
を含む冗長的な分離構造２４が作られている。ダイオー
ド２６．２８は、アドレス・ライン１２と画素電極２２
との間でダイオード１８と並列に結合されている。直列
に結合されたダイオード３２．３４から成る第二の冗長
的か分離構造３０がアドレス・ライン１４と画素電極２
２との間にダイオード２０と並列に結合されている。
分離構造２４．３０は、それぞれダイオード１８゜２０
からできるだけ遠くに離れて作られ、共通の機械的原因
、たとえば基板１０に付着したほこシの粒子、によって
二重に故障する可能性を最小限にしている。
ダイオード１８及び２０をテストした後で、そのどちら
かが故障していると判断された場合、冗長的な分離デバ
イス２４．３０をダイオード１８゜２０の代りに用いる
ことができる。ダイオード２６．３４はスイッチング・
エレメントで、ダイオード２８．３２を用いることが必
要になった場合には、回路から除去することができる。
ダイオード１８．２０は、レーザその他の高強度光源か
らの放射エネルギを、ダイオード１８に関連している１
９ａ又は１９ｂなどの結合点、ならびにダイオード２０
に関連している結合点に向けることによシミ極２２から
切り離される。点１９．２１に向けられた高強度の放射
エネルギは、前にデポジットされた金属接点を蒸発させ
て、ダイオード１８及びダイオード２０を画素電極２２
から切離す。さらに、アドレス−ライン１２と１４の間
に絶縁破壊電圧をかけてダイオード２６及びダイオード
３４を絶縁破壊させ短絡させることができる。
絶縁破壊電圧をかけた後、ダイオード２８　、３２は、
電極２２にアドレスするときに代りの分離デバイスとし
て用いることができる。ダイオード２６．３４が短絡さ
れるまでは、ダイオード２６゜３４は、それぞれダイオ
ード２８．３２を電極２２から切り離した状態に保つス
イッチ又は分離デバイスである。アドレス・ライン１２
．１４への電圧が逆になれば、得られる分離デバイスは
２８．３２でな（２６，３４となる。
ダイオード２６．３４を短絡させるのにアドレス拳ライ
ン１２．１４に電圧をかける代りに、レーザからの光エ
ネルギを用いてスイッチングｅダイオード２６．３４を
熱して溶かし、短絡させることもできる。この点に関連
して、「短絡」という用語は、ダイオード２６のような
スイッチ素子が高い導電度、低抵抗の状態をとシ、対応
する分離ダイオード２８がエレメント′２２にアドレス
するのに使用できるようにすることを指すものであると
いうことは理解されよう。「短絡」という用語は、金属
と金属との直接の結合をも含む。
基板１０にはまた、第二のアドレス・ラインの対３６．
３８が作られており、それは分離デバイス４０．４２に
よってやはり基板１０に作られている第二の電極セグメ
ント４４に結合されている。
電極セグメント４４は、電極セグメント２２と同一平面
にあって、側方に間隔をおいている。冗長的な分離構造
４６．４８が、それぞれアドレス・ライン３６と電極セ
グメント４４の間及びアドレス・ライン３８と電極セグ
メント４４の間、に結合されている。冗長的な分離構造
４６．４８は、前に説明した冗長的な分離構造２４．３
０と全く同じ仕方で用いられる。
第一の基板１０から間隔をおいた第二の基板５２（第１
図には示されていない）に、第三の電極セグメントすな
わち共通電極５０が作られており、これは破線で示され
ている。基板１０と５２との間には、光に影響を及ぼす
物質５６をみたすことができる領域５４がある。物質５
６は、たとえば、標準的なネマチック液晶物質であって
よい。
「光に影響を及ぼす物質」という語は、光を放出する物
質、あるいはその物質から反射される又はそれを透過す
る光の強度、位相又は偏光を選択的に変えるのに用いる
ととができる物質、を意味する。液晶物質は、このよう
な特性をもつこの種の物質のうちのひとつにすぎない。
第２図は、基板１０．５２及び画素７の電極セグメン）
２２，４４．５０の物理的関係を図示している。第２図
で、冗長的なダイオード構造３０゜４６は分離ダイオー
ド１８．４０と並列に結合されていることが概略で示さ
れている。電極セグメント５０は、電極２２，４４．５
０の間の領域５４を液晶物質でみたして基板５２に作ら
れていることが示されている。
第１図及び第２図に示されている画素構造は、全てのア
ドレス・ライン、駆動電極、及び分離デバイスが単一の
基板に作られるので、本発明を実施するのにとくに好適
である。この画素構造は、これといっしょに出願された
、「改良された画素電極を有する液晶ディスプレイ及び
ザブアセンブリ」という。名称の米国特許出願筒６２６
，１３３号に具体的に開示されており、この出願は参照
によってここに組み込まれる。
第１図及び第２図に示されている分離ダイオード１８や
冗長的なダイオード２６．２８のようなダイオードは、
デポジットされる半導体物質から作ることが好ましい。
デポジットされる半導体物質は、シリコンを含むアモル
ファス半導体合金であることが好ましい。アモルファス
半導体合金はまた、水素及び／又はフッ素を含むもので
あってもよく、たとえば１９８０年１０月７日にスタン
フォード−Ｒ，オプシンスキー及びアランーマダンの名
で出された、「グロー放電プロセスによって製造される
結晶半導体と同等なアモルファス半導体」に関する米国
特許第４．２２６．８９８号に開示されているような、
プラズマを用いる化学的蒸気堆積（ＯＶＤ）　、すなわ
ちグロー放電によってデポジットすることができる。
あるいはまた、冗長的な分離構造３０．４６は、白金、
パラジウム、クロム、イリジウム又はロジウムなどの仕
事関数の大きい金属の二枚の薄膜の間にあるアモルファ
ス・シリコン合金の共通の層を共有する背中合せになっ
たショットキー障壁ダイオードとして作ることができる
。このようなダイオードは、前記′８９８号の特許に開
示されている。さらに別のやり方として、冗長的なダイ
オード構造３４．４６は、たとえば、１９８４年４月２
５日に出願された、「ディスプレイ・マトリクスなどの
ためのブ薗グラマプル半導体スイッチ及びその製法」と
いう名称の、本発明の出願人に譲渡された、出願中の米
国特許出願に開示されているようが、２枚の同じように
ドープされた半導体層の間に共通の真性半導体層がある
背中合せになつた半導体ダイオードで作ることもできる
。この出願の開示内容は、参照によってこれに組み込ま
れる。
画素７の特別な利点は、アセンブリ５を素速くテストで
きるような構造になっているということである。上で述
べたように、テスト手順のときに、アドレス・ライン１
２．１４の両端間に電圧をかけるととによって、アドレ
ス・ライン１２．ダイオード１８．電極セグメント２２
．ダイオード２０及びアドレス争ライン１４で作られる
直列の組合せの動作と導電性をテストすることができる
。
同様なテスト手順は電極セグメント４４に関しても実行
できる。したがって、サブアセンブリ５が最初にすべて
の構造を基板１ｏに含んで作られるならば、そのサブア
センブリを完全にテスｌ−Ｌ、欠陥のある分離デバイス
を、２６又は３２かどの利用できる冗長的なデバイスに
とシ代えてから、基板５２を基板１ｏにとシ付けること
ができる。
サブアセンブリ５だけしかテストされないし、テスト手
順を遅らせる液晶物質も存在しないので、完全なディス
プレイをテストするときと比べてテスト手順はずっと速
く実行できる。基板１０の構造を素速くテストし、動作
しない分離デバイスをとシ代えることができるというこ
とは、製造の面でとくに重要である。液晶ディスプレイ
などのデバイスの製造で遭遇する最も困難な問題のひと
つは、分離デバイスのランダムな故障である。第１図及
び第２図の構造は、この問題に対するひとつの解決方法
を与える。
第３図は、実施例の構造をさらに詳しく示すサブアセン
ブリ５の平面図である。第３図のエレメントを同定する
のに、第１図及び第２図で対応するエレメントを同定す
るのに用いたものと同じ標識数字が用いられている。第
３図では、分離ダイオード１８（破線で示されている）
は、アドレス・ライン１２のある領域の上及びデポジッ
トされた導体６０のある部分の下に作られる。導体６０
は、ダイオード１８を電極セグメント２２に結合する。
導体６０は標準的なデポジション方法によってデポジッ
トすることができ、アルミニウム。
モｌＪ７”ｆン、クロム、タンタル、タングステン。
パラジウム及び白金など、いろいろな金属から作ること
ができる。導体６０は、導電性の半導体物質でもよいで
あろう。分離ダイオード２０は、電極セグメント２２の
ある領域に作られ、デポジットされた導体６２によって
アドレス命ライン１４に結合される。導体６２は導体６
０と同じタイプの物質である。
ダイオード１８は、テスト手順の後、それが動作しない
場合、第１図の点１９ａ又は１９ｂで切り離される。領
域１９ａ又は１９ｂは、第３図では導体６０の中央に近
い一般的な領域１９として示されている。ダイオード２
０は、導体６２の一部を除去することによってアドレス
・ライン１４から切りｉすことができる。ダイオード２
０をダイオード１８と組合せてテストした後にそれらを
切り陥すことが必要になった場合、この切り離しは、ダ
イオード１８及びダイオード２０のアノード又はカソー
ドに対応する領域１９．２１で、レーザ光線をあてて領
域１９．２１のデポジットされた導体６０．６２を蒸発
させることによって、あるいは、導体６０．６２を通し
て電流を与えることによって、行うことができる。
第３図には、ダイオード２８がアドレス・ライン１２の
領域にあり、ダイオード２６が画素電極２２の領域にあ
るように作られた冗長的な構造２４が示されている。ダ
イオード２６．２８は、導体６０を作るのに用いられた
タイプの金属又は物質に対応するデポジットされた導電
層６４によって互いに結合されている。
第３図には、ダイオード３４がアドレス・ライン１４の
領域にあり、ダイオード３２が画素電極２２の領域にあ
るように作られた冗長的な構造３０が示されている。ダ
イオード３２．３４は、導体６０を作るのに用いられた
タイプの金属又は物質に対応するデポジットされた導電
層６６によって互いに結合されている。
第３図に見られるように、分離ダイオード４０゜４２及
び冗長的な構造４６．４８は、電極セグメント４４に対
して、丁度ダイオード１８．２０及び冗長的構造３０．
２４が電極セグメント２２に対して有すると同じ位置及
び構造を有する。結合層７０，７２，７４．７６は、電
極セグメント４４に対する機能及び構造という点で、上
で述べた結合部６０，６２，６４．６６のように対応し
ている。
あとで論じられる絶縁層８０が基板１ｏに作られ、複数
個のぶち８０ａで電極セグメント２２に接している。絶
縁層８０Ｆｉ、ダイオード２０，２６゜３２に隣接する
部分で電極セグメント２２の上にある。絶縁層８０はま
た、複数個のふちｓｏｂで電極セグメント４４に接して
いる。ダイオード４２及び冗長的な分離構造４６．４８
の領域で、絶縁層８０は電極セグメント４４の上にある
。上にのる電極５０のふちは、絶縁層８０の境界のぶち
８０ａ、８０ｂに対応する。
第３図のサブアセンブリ５は、上で述べたように、間隔
をおいた電極セグメン）５０及び第二の基板５２が々く
てもテストできる。
第４図は、第３図の線４−４′に沿ってとった断面で、
分離ダイオード１８及び導電層６ｏの領域でのサブアセ
ンブリ５の詳細な構造を示す。電極セグメント２２は、
基板１０の上に、デポジットされたインジウム鎚酸化物
の層２２ａ及びその上にちるクロムの層２２ｂとして作
られる。二層構造２２は透明で、基板１０を通してネマ
チック液晶流体が収められている内部領域５４を見るこ
とができる。アドレス・ライン１２も、それぞれデポジ
ットされたインジウム錦酸化物の層及びクロムの層１２
ａ、１２ｂで作られている。
ダイオード１８は、デポジットされた半導体物質から作
ることが好ましい。デポジットされた半導体物質は、シ
リコンを含むアモルファス半導体合金であるととが好ま
しい。アモルファス・シリコン合金は、水素及び／又は
フッ素を含むものでもよく、たとえば、１９８０年１０
月７日に、スタンフォード・Ｒ，オプシンスキー及ヒア
ラン・マダンに発行された、「グロー放電プロセスによ
って製造される結晶半導体と同等なアモルファス半導体
」に関する米国特許第４．２２６．８９８号に開示され
ているようなプラズマを用いる化学蒸気デポジション、
す斤わちグロー放電、によってデポジットすることがで
きる。ダイオード１８は、ｎ型のドープされた領域１８
ａと、最初のドープされた領域１８ａの上にある真性領
域１８ｂと、真性領域１８ｂの上にあるｐ型のドープさ
れた領域１８ｃから成るｎｉｐ形態を有することが好ま
しい。
さらに具体的に、ダイオード１８は、前述のアモルファ
ス・シリコン合金をアドレス・ライン１２の領域の上に
デポジットし、その後そのアモルファス・シリコン合金
の部分を適当なマスクと通常のホトリソグラフィ法を用
いて選択的にエッチして作ることができる。エツチング
過程で用いるマスクは、ダイオードの形を限定して各ダ
イオードが一辺約２０乃至５０ミクロンになるようにす
ることが好ましい。具体的なダイオード・サイズの一例
は３００ミフロン×３ミクロンである。
アモルファス・シリコン合金領域ｉ８ａ、ｂ、ｃの代表
的な厚さは、念とえば、ｐ型領域は３００乃至１，００
０オングストロームで、５００オングストロームが好ま
しく、真性領域は１，０００乃至１　ｏ、ｏ　ｏ　ｏオ
ングストロームで、３．０００オングストロームが好ま
しく、ｎ型領域は３００乃至１、　ＯＯＯオングストロ
ームで、５００オンダストロームが好ましい。
アドレス・ライン１２．基板１０．及び電極セグメント
２２の上には、絶縁物質の層８０が作られる。絶縁物質
８０は、たとえばシリコン酸化物（ｓ＋ｘｏｙ）又はシ
リコン窒化物（ＳｉｘＮｙ　）、又はポリイミドなどど
んなデポジットされた絶縁体から作ってもよい。絶縁層
８０は、ダイオード１８のアノード１８ｃへの開口又は
通路８２を定める。
層８０の形態は、たとえば、ポリイミドを全表面にロー
ラー、押出し、又はスピン被膜し、このポリイミド層の
一ヒにホトレジストの層をスピン被膜し、さらにマスク
を用いてホトレジストとポリイミドの両方を露光し現像
して得ることができる。
との手段によってダイオード１８のアノード１８Ｃを露
出させる開口８２が作られる。絶縁層８０は、第４図及
び第３図にも見られるように、表面８０ａで電極セグメ
ント２２に接する。
デポジットされた導電層６０は、ダイオード１８のアノ
ード１８ｃ及び電極２２の領域８４と接触しており、ダ
イオード１８を電極２２に結合する。層６０は、通常の
スノくツタリング・プロセスによってデポジットするこ
とができる。たとえば二酸化シリコンで作られる透明な
不動態化層８６がサブアセンブリをおおっている。
ダイオード１８を電極２２から切り離したい場合、導電
層６０を領域１９のところで電気的に又はレーザ光線な
どの光エネルギによって、加熱す第５図は、第３図の線
５−５′に沿ってとった断面であり、冗長的な分離デバ
イス３０の構造を示している。ダイオード３２は、それ
ぞれデポジットされたアモルファス・シリコンから成る
層３２ａｔヨ３２　ｂ　＋　３２　Ｃを有するＨｉｐミ
ルダイオードて、電極セグメント２２のある領域に作ら
れるＯダイオード３４も、層３４ａ、ｂ、ｃを有するｎ
ｉｐミルダイオードて、アドレス・ライン１４のある領
域に作られる。絶縁層８０は導体６６を支持して、それ
を開口８８．９０以外のところでサブアセンブリ５から
絶縁する。開口８８．９０では、導電層６６は、ダイオ
ード３２のアノード３２ｃ及びダイオード３４のアノー
ド３４ｃと接触している。ダイオード３２．３４は、直
列にかつ逆の関係で結合されて作られているので、通常
、何も電流は導体６６を通って流れ々い。
第６図は、第３図の線６−６′に沿ってとった断面で、
電極セグメント２２に対する分離ダイオード２０の構造
を示している。ダイオード２０は、電極２２のある領域
に、ｎｉｐ構造をもつ三つのアモルファスφシリコン層
２０ａ、２０ｂ、２０ｃから作られている。アドレス・
ライン１４は、基板１０にデポジットされたインジウム
錫酸化物の層１４ａ、及びクロムの層１４ｂという二つ
の層を有する。アドレス・ライン１４は透明である。
導体６２をデポジットする前にデポジットされた絶縁層
８０が導体６２をサブアセンブリ５から絶縁しているが
、開口９２．９４のところだけは、導体６０がダイオー
ド２０のアノード２０ｃ及びアドレス鴫ライン１４の上
方の層１４ｂのある領域に接触できるようになっている
。
ダイオード２０をアドレス・ライン１４から切り離すこ
とが必要になったときには、たとえばレーザ光線の形の
エネルギを領域２１に向けたシ、あるいは層６２を通し
て電流を流したりして、局所的に領域２１を加熱して、
領域１９の局所的蒸発をひき起し、ダイオード２０を切
り離すことができる。
冗長的なダイオード２６．２８の構造は、第５図のダイ
オード３２．３４の構造に対応している。
電極セグメント４４に対する分離ダイオード４０の構造
は、前に説明した第４図の断面に対応している。冗長的
な分離デバイス４６．４８の構造は、前に説明した第５
図の構造に対応している。電極セグメント４４に対する
ダイオード４２の構造は、前に説明した第６図の構造に
対応している。
第３図では、電極セグメン）５０は、破線で、二つの間
隔をおいた電極セグメン）２２．４４の上にあるものと
して示されている。電極セグメント５０は、間隔をおい
たガラス基板５２にデポジットされたインジウム錫酸化
物から作ることが好ましい。相互結合のための開口８２
．８８，９０゜９２．９４も第３図では破線で示されて
いる。上で述べたようなテストを、第３図のサブアセン
ブリ５について行って、分離デバイス１８．２０及び４
０．４２が適切に動作するかどうか決めることができる
。１８．２０又は４０．４２という対のどちらかがテス
トで適切に動作しない場合、局所レーザ加熱によって対
応するダイオードを切り離すことができ、冗長的分離デ
バイス２４．３０又は４６．４８というそれぞれの対を
、アドレス・ラインを通し電流制限された絶縁破壊電圧
をかけて２８．３４などの逆バイアスのスイッチング・
ダイオードを絶縁破壊させることにより、活性化させる
ことができる。あるいはまた、たとえばスイッチング・
ダイオード２８又は３４をレーザ光線のエネルギによっ
て加熱し溶融させ、短絡させることもできる。
１８．２０．２６又は２８などのダイオードはアノード
とカソードをとり代えて作っても本発明の精神と範囲か
ら逸脱しないということは理解されよう。
第７図は、本発明のいくつかの別の実施態樺を図示して
いる。第７Ａ図では、電極セグメント１００．１（１２
）に、それぞれアドレス舎ライン１０４．１０６：１０
８，１１０によってアドレスできる。分離ダイオード１
１２がアドレス・ライン１０４を電極セグメント１００
に結合している。第二の分離ダイオード１１４はアドレ
ス・ライン１０８を電極セグメント１（１２）に結合し
ている。第７Ａ図の構造も、サブアセンブリ５をテスト
するのに用いられる前述した方法で、製造及び組立が完
了する前にテストすることができる。線１０４．１０６
の間に電圧を印加してダイオード１１２及び電極セグメ
ント１００をテストすることができる。線１０８，１１
０の間に電圧を印加してダイオード１１４及び電極セグ
メント１（１２）をテストすることができる。
ダイオード１１２又は１１４に欠陥がある場合は、冗長
的な分離構造１１６，１１８を含めることができる。冗
長的な分離構造１１６，１１８を、必要ならば、分離ダ
イオード１１２又は１１４に代えて用いることができる
。通常の動作条件の下では、ある極性の電圧を線１０４
．１０８間にかけ、可逆的カ極性の電圧を線１０８．１
０６間にかけて、ディスプレイのネマチック液晶に印加
される極性を逆転させるようにすることができる。
第７Ｂ図には、さらに別の実施例が示されている。第７
Ｂ図では、一対の電極セグメンｌ−１２０゜１２２が、
それぞれ、アドレス・ライン１２４゜１２６．１２８に
結合されて示されている。アドレス・ライン１２４は、
ダイオード１３０を通して電極セグメン）１２０に結合
されている。アドレス中ライン１２６は、ダイオード１
３２全通して電極セグメント１２０に結合されている。
アドレス・ライン１２４，１２６．分離デバイス１３０
，１３２、及び電極セグメント１２０の構造は、第１図
のアドレス・ライン１２．１４、分離デバイス１８．２
０及び電極セグメント２２の構造に対応しており、第１
図のサブアセンブリ５をテストするのと同じ仕方でテス
トすることができる。さらに、望むならば、冗長的な分
離構造２４．３０に対応する冗長的な分離構造１３４゜
１３６をダイオード１３０，１３２と並列に作ることが
できる。通常の動作条件の下では、第７Ｂ図のサブアセ
ンブリは、第一の極性の電圧を線１２４．１２８の間に
印加し、逆の極性の電圧を線１２６，１２８の間に印加
して各半フレームの間ネマチック液晶物質に印加される
電界を逆転させて動作させることができる。
第７Ｃ図は、本発明のさらに別の実施例を示している。
第７Ｃ図では、電極セグメント１４０゜１４２はそれぞ
れ一連のアドレス・ライン１４４゜１４６．１４８，１
５０に結合されている。アドレス拳ライン１４４，１４
６は、薄膜電界効果トランジスタ１５０．１５２を通し
て電極セグメント１４０に結合されている。電界効果ト
ランジスタ１５０．１５２は、第１図、第７Ａ図及び第
７Ｂ図の実施態様で用いられているダイオードに代わる
分離デバイスである。電界効果トランジスタ１５０と直
列に薄膜デポジット１６０が結合されている。同様な薄
膜デポジット１６２が、トランジスタ１５２と電極１４
０との間に直列に結合されている。薄膜デポジツ）１６
０，１６２はスイッチ素子であシ、放射エネルギ又は電
気エネルギを用いて実質的に非導電性の状態から実質的
に高導電性の状態にセットできるカルコゲナイド物質で
作ることが好ましい。
トランジスタの一方１５０又は１５２は、それぞれのス
イッチ素子１６０又は１６２を実質的に高導電性の状態
にセットすることによって選択することができる、次に
そのトランジスタを、線１４４．１４６，１４８を用い
てテストすることができる。トランジスタ１５０が作動
しない場合、トランジスタ１５０と電極セグメント１４
０との間の結合を蒸発させるのに用いるレーザ光線など
の放射エネルギをあてて、又は局所的な電気加熱により
、それを画素電極１４０から切り離すことができる。そ
して、スイッチ素子１６２を実質的に導電性の状態にセ
ットして冗長的なトランジスタ１５２を選択することが
できる。
トランジスタ１５０，１５２は、１９８４年５月１４日
に出願された「薄膜電界効果トランジスタ及びその製法
」という名称の米国特許出願筒６０９、６４０号に開示
されているよう々タイプのデポジットされた薄膜電界効
果トランジスタであってよい。スイッチ素子１６０，１
６２は、１９７０年９月２２日発／１′丁された「情報
を記憶し検索する方法及び装置」という名称の米国特許
第３、５３０．４４１号に開示されているようにカルコ
ゲン化物物質で作ることができる。前記特許出願及び前
記発行された特許の開示内容はここに参照によって組み
込まれる。
通常の動作では、選択された極性の電圧をライン１４６
，１５０に印加し、ライン１４４のゲート電圧で選択さ
れたトランジスタ１５０又は１５２をオンにすることに
よシ、電極セグメント１４０゜１４２に交流電圧を印加
することができる。ライン１４６，１５０の極性は、再
びゲート電圧を線１４４に印加して逆転させることがで
きる。
（以下余白） 前に説明した第１図の実施例、ならびに上の第７図の実
施例に関して、本発明は第１図のエレメント２２．４４
を、電極セグメントとして、第１図に示され【いるよう
に同じ基板１０に、側方に同一平面上で間隔をおいた関
係で配置することを含む。あるいはまた、エレメント２
２．４４は互いに垂直方向に間隔をおいた２枚の基板に
、エレメント２２．４４を画素電極としてその間にネマ
チック液晶流体をはさんで作ることもできる。たとえば
第７Ａ図で、エレメント１００，１（１２）は、同じ基
板に電極セグメントとして互に同一平面で側方にあるよ
うにすることも、画素電極として互に間隔をおいた関係
に配置し【その間にネマチック液晶流体があるようにす
ることもできる。第７Ｂ図の構造も、エレメント１２０
，１２２が、それぞれ電極セグメント又は画素電極に対
応するどちらの物理的関係でも作ることができる。同様
に、第７Ｃ図のエレメント１４０．１４２は、同−平面
の電極セグメントとしても、又は間隔をおいた画素電極
としても作ることができる。
第８図は、上で論じた第７Ｃ図の実施例をさらに詳しく
図示している。第８図は、トランジスタ１５０の断面を
示し、ソース領域１５０Ｓはアドレス・ライン１４６の
上に作られ、デート電極１５０Ｇはアｆ　＋／ス・ライ
ン１４４の上に作られ、ドレーン領域１５０Ｄはデポジ
ットされた導体１６４を介して、デポジットされたセッ
トできるカルコゲン化物物質として作られたスイッチ・
エレメント１６０に結合されている。エレメント１６０
は、さらに、デポジットされた導体１６６によって、電
極セグメント又は画素゛電極１４０に結合されている。
トランジスタ１５０はデポジットされた薄膜電界効果ト
ランジスタで、アモルファス・シリコンの層１６８がソ
ース１５０Ｓとドレーン１５０Ｄの間にある。酸化物の
層１７０が、デート電極１５０Ｇをアモルファス半導体
物質１６８から絶縁している。トランジスタ１５２も同
じような構造になる。
第９図は、本発明のさらに別の実施例を示すサブアセン
ブＩＪ　１９０の上面平面図である。サブアセンブリ１
９０は透明な基板１９２を含み、これはガラスから作る
ことができる。第１図の電極セグメント２２及び４４に
対応する一対の透明な、同一平面で側方に間隔をおいた
基板セグメント１９４．１９６が基板１９２に作られる
。第一及び第二のアドレス・ライン２００，２（１２）
が、第１図のアドレス・ライン１２及び１４と同様に基
板１９２にデポジットされ、電極１９４と結合している
。アドレス・ライン２０４，２０６も基板１９２にデポ
ジットされ、電極セグメント１９６と結合している。そ
れぞれアドレス・ライン２００及び電極セグメント１９
４のある領域の上に作られる分離ダイオ−ｒ２ｏｓ、ｚ
ｔｏは、第１図の分離デバイス１８．２０に対応する。
上で述べたような選ばれた金属又はドープされた半導体
で作られるデポジットされた導体２０９が分離ダイオー
ド２０８を電極セグメント１９４に結合する。
上で述べたような選ばれた金属又はドープされた半導体
物質で作られるデポジットされた導体２１１がダイオー
ド２１０をア「レス・ライン２（１２）に結合する。
第１図の冗長的な分離構造２４．３０は、それぞれ二つ
の背中合せになったダイオード２６　、２８；及び３２
．３４を含んでいたが、サブアセンブリ１９０の冗長的
な構造２１２及び２１４は、それぞれただひとつの分離
ダイオード２１６及び２１８しか含んでいない。ダイオ
ード２１６は、アドレス・ライン２００のある領域の上
に作られる。ダイオード２１６はダイオード２０８０代
りとして使用できる。ダイオード２１８は、電極セグメ
ント１９４のある領域の上に作られ、ダイオード２１０
の代りとして使用できる。しかし、サブアセンブリ１９
０が最初製造されるときには、ダイオ−Ｆ２１６は電極
セグメント１９４に結合されず、ダ不オ一ド２１８はア
ドレス・ライン２（１２）に結合されていない。
アドレス・ライン２０４は、サブアセンブリ１９０が製
造されるとき、電極１９６のある領域の上に作られるダ
イオード２２０によって電極セグメント１９６に結合さ
れ、電極セグメント１９６はさらに導体２２２によって
アドレス・ライン２０４に結合される。ダイオ−Ｆ２２
０の構造はダイオ−１２１０に対応している。アドレス
・パス２０６は、サブアセンブリ１９０が製造されると
き、アドレス・パス２０６のある領域に作られるダイオ
ード２２４及びデポジットされた導体゛２２６によって
電極セグメント１９６に結合される。ダイオード２２４
はダイオード２０８に対応している。さらに、サブアセ
ンブリ１９２は、最初に製造されるとき、一対の冗長的
ダイオード２３０及び２３２が、それぞれアドレス・ラ
イン２０６のある領域及び電極セグメント１９６の上に
作られる。ダイオード２３０及び２３２は、冗長的ダイ
オード２１６及び２１８に対応している。
ダイオード２１６及び２１８と同様に、ダイオード２３
０及び２３２は、基板１９０が最初に製造されるときに
、それぞれ、電極１９６又はアドレス・ノ９ス２０４に
結合されない。
いったんサブアセンブリ１９０が製造されると、ダイオ
ード２０８，２１０，２２０、及び２２４は、上で述べ
たように、アドレス・ライン２００及び２（１２）、な
らびにアドレス・ライン２０４゜２０６に電圧を印加す
ることによってテストできる。ダイオードの対２０８，
２１０又は２２２゜２２４のいずれかが、テストによっ
て欠陥があると判定された場合は、前に述べたように、
金属の結合リンク２０９及び２１１；又は２２２及び２
２６を局所加熱して蒸発させることによりそれらを電極
セグメント１９４．１　６から切り離すことができる。
これは、第１図においてダイオード１８．２０又は４０
．４２を切離すのにレーザ。
エネルギーを用いることに対応する。
欠陥のある分離ダイオードの対が、電極セグメント１９
４又は’％−ｆ、極セグメント１９６から切り離された
ら、それに代る冗長的なダイオード２１６゜２１８；又
は２３０．２３２を結合することができる。結合は、当
業者には周知のスプレー及びリフト・オフ・タイプのプ
ロセスを用いて、デポジットされた導体２４０及び２４
２を製造し、それらがそれぞれダイオード２１６を電極
セグメント１９４に、及びダイオ−１２１８をアドレス
・ライン２（１２）に結合するようにするか、又は一対
のデポジットされた導体２４４．２４６を製造し、それ
らがそれぞれダイオード２３０を電極セグメント１９６
に、及びダイオード２３２をアドレス・ライン２０４に
結合するようにできる。導電性リンク２４０，２４２．
又は２４４．２４６は、最初にポジティブ・ホトレジス
トの層をサブアセンブリ１９０に塗布して作ることがで
きる。ポジティブ・ホトレジストの層はマスクを用いて
露光され現像される。露光されたホトレジストの部分は
、２４０や２４２などの結合部がデポジットされること
になる基板１９００部分に対応する。ホトレジストの露
光した部分は除去される。次に適当な金属又はドープさ
れた半導体が基板１９０にデポジットされてそこに層を
作る。アルミニウム、モリブデン、モリブデンとタンタ
ルの合金、クロム。
タンタル、タングステン、パラジウム、又は白金などの
金属が使用できる。露光したホトレジストに金属をデポ
ジットした後、余分の物質は当業者に周知のように基板
１９０から除去される。残っている物質が結合部２４０
．２４２又は２４４゜２４６に対応する。
ダイオード２０８及び結合部２０９の電極セグメント１
９４に対する断面構造は、第３図及び第４図のダイオー
ド１８及び結合部１９の構造に対応している。分離ダイ
オード２１０及び結合部２１１の電極セグメント１９４
に対する構造は、第３図及び第６図のダイオード２ｏ及
び結合部６２の構造に対応している。
第１０図は、第９図の１ｌｌＯ−１０’に沿ってとった
断面図で、電極セグメント１９４に対して、ダイオード
２１８及びそれに関連した導体すなわち結合部２４２を
含む（その結合部がデポジットされた後の）冗長的エレ
メント２１４の構造を示す。電極セグメント１９４は、
基板１９２にインジウム錫酸化物の層１９４ａをデポジ
ットして作られる。次に、このインジウム錫酸化物の上
にクロムの層１９４ｂがデポジットされる。同様に、ア
ドレス・ライン２（１２）は、基板１９２にデポジット
されたインジウム錫酸化物の層２（１２）ａ及びインジ
ウム錫酸化物の上にデポジットされたクロムの層２（１
２）ｂから作られる。冗長的な分離ダイオード２１８は
、第１図のダイオード１８．２０に関連して上で説明し
たように、クロム層１９４ｂの上に作られるｎ型のドー
プされた層２１８ａと、ｎ型のドープされた層２１８ａ
の上に作られる真性層２１８ｂと、真性層２１８ｂの上
にあるｐ型のドープされた層２１８Ｃとから成り、アモ
ルファス・シリコン合金で作られる。次に、第３図から
第６図までの絶縁層８０に対応する絶縁層２５０が、開
口２５２．２５’４を作るようにデポジットされ、それ
らの開口がアドレス・ライン２（１２）及びダイオード
２１８の領域を露出させる。
デポジットされた結合部２４２はアドレ　・ライン２（
１２）をダイオード２１８に結合する。次に、第４図か
ら第６図までの不働態化層８６に対応する透明な不働態
化層２５６がサブアセンブリ１９０を被って保護する。
第１１図は、第９図の線１ｌ−１ｆに沿ってとつた断面
図で、電極セグメント１９４に対するダイオード２１６
及び関連した結合部２４０を含む（その結合部がデポジ
ットされた後の）冗長的エレメント２１２の構造を示し
ている。アドレス・ライン２００は、基板１９２にデポ
ジットされたインジウム錫酸化物の層２００ａとその上
に作られたクロムの層２００ｂから成る。ダイオード２
１６は、アドレス・ライン２００の上に作られたｎ型の
ドープ領域又は層と、真性領域又は層２１６ｂと、真性
領域の上に作られたｐ型のドープ領域又は層２１６Ｃと
から成り、アモルファス・シリコン合金で作られる。４
；１粍縁層２５０は開口２６０を形成し、それを通して
デポジットされた金属又は半導体２４０が伸びてダイオ
ード２１６のアノード２１６Ｃと接触し、それを電極１
９４に結合している。不働態化層２５６が電子構造を被
っているのも第１１図に示されている。
電極セグメント１９６に関連するダイオードに関しては
、ダイオード２２０の構造はダイオード２１０の構造に
対応している。ダイオード２２４の構造はダイオード２
０８の構造に対応してい乙。
冗長的ダイオード２３０及び２３２の構造は、それぞれ
、第１１図の２１６及び第１０図の２１８の冗長的ダイ
オードの構造に対応している。
サブアセンブリ１９０は、製造工程の間に素速くテスト
できるという点及び欠陥のある分離デバイスに代えて使
用できる冗長的な分離デバイスを用窓しているという点
で、サブアセンブリ５と同じ利点をもっている。サブア
センブリ５の場合と同様、第９図の冗長的な分離デバイ
ス２１６及び２１８は、それぞれ対応する一次的分離デ
バイス２０８及び２１０からできるだけ遠（に配置され
て、製造工程でほこりやその他のごみが基板１９０に落
下するなどの機械的原因による二重の故障の確率を最小
限におさえている。
第１２図は、本発明の別のいくつかの実施態様を示す。
第１２Ａ図では、電極セグメント２７０が冗長的な分離
構造２７２及びアドレス・ライン２７４に結合されてい
る。第二のアドレス・ライン２７６が構造２７２に結合
されている。構造２７２は、同じ関係で直列に結合され
ているダイオード２７８．２８０及び同じ関係で直列に
結合されているダイオード２８２．２８４から作られて
いる。ダイオード２７８．２８０はダイオード２８２．
２８４と並列に結合されている。
構造２７２は、自己選択的な冗長性をもっている。ダイ
オードの対２７８，２８０はダイオードの対２８２．２
８４と並列になっているので、ダイオード２７８又は２
８０のどちらかが切れている場合、ダイオード２８２，
２８４が独立に＋ａ能して、ア１２レス・ライン２７６
が’電極２７０にアドレスし続けることを可能にする。
同様に、ダイオード２７８又は２８０が短絡している場
合、電極２７０にアドレスしていないときにはダイオー
ド２８０又は２７８は依然として分離デバイスとして機
能する。
電極２７０から間隔をおいた第二の電極セグメント２８
６が、第三のアドレス・ライン２８８及び第二の冗長的
な構造２９０に結合されている。
構造２９０は第四のアドレス・ライン２９２に結合され
ている。構造２９０は構造２７２と同一で、同じように
機能する。
第１２Ｂ図は、何もテストを必要としない自己選択的冗
長性をもつ本発明のさらに別の実施態様を示している。
電極セグメント３００が第一及び第二の冗長的な分離構
造３（１２）及び３０４に結合されている。構造３（１
２），３０４は、さらに、それぞれアドレス・ライン３
０６．３０８に結合されている。構造３（１２），３０
４は、冗長的な分離構造２７２と同一で、同じように機
能する。電極３００と同一平面で間隔をおいた第二の電
極３１０がアドレス・ライン３１２に結合されている。
第１２Ａ図の”−極２７０，２８６及び第１２８図の電
極の対３００，３１０は、基板上に同一平面で間隔をお
いた電極セグメントとして作ることができる。第１図及
び第２図の電極セグメント５０のような第三の電極をそ
れらと間隔をおいて作ることができる。領域５４のよう
なその間の領域は、ネマチック液晶流体などの光に影響
を及ぼす物質でみたすことができる。あるいはまた、電
極２７０及び２８６、又は３００及び３１０は、互に間
隔をおいた三枚の基板に画素電極として作り、その間に
光に影響を及ぼす物質をみたしてもよい。ここで用いら
れる「電極」という用語は電極セグメント又は画素電極
を指す。
第１２Ｃ図は、やはり自己選択的な冗長性をもつ本発明
のさらに別の実施例を示す。電極３１６は、冗長的な分
離構造３１８及びアドレス・ライン３２０に結合されて
いる。冗長的な分離構造３１８はさらにアドレス・ライ
ン３２２に結合されている。構造３１８は薄膜ヒユーズ
３２６と直列になっているダイオード３２４から成って
いる。
ダイオ−１３２４及びヒユーズ３２６の直列結合は、冗
長的ダイオード３２８及びヒユーズ３３０と並列に結合
されている。ヒユーズ３２６，３３０は、デポジットさ
れたニッケル・クロム合金で作られている。
（以下余白ン 第二の電極３３２を、電極３１６と同じサブアセンブリ
に作ることができる。電極３３２はアＰレス争ライン３
３４及び冗長的な分離構造３３６に結合されている。構
造３３６は、構造３１８と同じで、さらにアＰレスφラ
イン３３８に結合されている。冗長的な分離構造３１８
に関しては、通常の動作で、もしもアト９レス舎ライン
３２２の極性がライン３３４に対して正であれば、３２
４又は３２８又は両方に順方向）Ｚイアスがかかり、電
極３１６に電圧が印加される。したがって、電極３１６
を動作しないようにするにはダイオード３２４．３２８
が両方共開路状態でなければならない。ライン３２０の
極性がライン３２旧こ対して、通常の動作で見られるよ
うに正であれば、ダイオード９３２４又は３２８には逆
バイアスがかかるだろう。３２４又は３２８のどちらか
が短絡していると、リンク３２６又は３３０を流れる逆
電流はそのリンクを自動的に蒸発させて、短絡したダイ
オードを電極３１６から切り離す。構造３３６も同じ仕
方で動作する。電極３１６，３３２は共通の基板に同一
平面で間隔をおいた電極セグメントとして作ることも、
あるいは、その間に光に影響する物質をみたす画素電極
として間隔をおいて作ることもできる。
したがって、第１２図の構造は自己選択的な冗長性をも
っている。その製造においては別個のテスト段階は何も
必要ない。薄膜ヒユーズ３２６゜３３０の厚さは、普通
、５００オングストロームから１ミクロンまでの程度で
あろう。
第１３Ａ図は、本発明のさらに別の実施例を示す。第１
３Ａ図で、電極３５０は冗長的な分離構造３５２及びア
ドレス・ライン３５４に結合されている。分離構造３５
２はさらに第二のアドレス・ライン３５６に結合されて
いる。冗長的な分離構造３５２は、分離ダイオード３５
８を含み、それは、直列ζこ結合された冗長的な分離ダ
イオード３６０及びスイッチデフ２イスすなわち逆ヒユ
ーズ３６２と並列に結合されている。スイッチ・ジノ２
イス３６２は、通常は切れているエレメント又は低導電
性のエレメントである。ダイオード３５８が欠陥がある
と判定された場合、ダイオード９３５８のカソードと電
極３５０の間の結合部３６４をレーザ光線によって加熱
してダイオ−Ｐ２Ｓ５を電極３５０から切り離すことが
できる。ダイオード９３５８が切り離されたら、スイッ
チング・エレメント３６２を高導電性の状態にセット又
はスイッチして、冗長的なダイオード３６０を電極３５
０にアドレスするのに使用できるようにすることができ
る。
第１３Ａ図には、第二の電極３６６も示されており、こ
れは冗長的な分離構造３６８ならびにアドレス・ライン
３７０に結合されている。冗長的な分離構造３６８はさ
らに第二のアドレス・ライン３７２に結合されている。
冗長的な分離構造３６８は、冗長的な分離構造３５２と
同一で、同じように機能する。
前述の実施例に関連して前に説明したように、電極３５
０，３６６は、共通の基板に、間隔をおいて、互に本質
的に同一平面に作って電極セグメントを形成し、それが
セグメント３５０，３６６から間隔をおいた第三の共通
の電極セグメントと共同して動作するようｉこできる。
この共通電極と電極セグメントとの間の領域に、光ζこ
影響を及ぼす物質を入れることができる。あるいはまた
、電極３５０，３５６は、間隔をおいた関係で作ってそ
の間に光に影響を及ぼす物質、たとえばニューマチック
液晶物質を入れられるようにして、直接に画素電極とし
て使用することもできる。
第１３Ｂ図は、スイッチ・エレメント３６２のある実施
例を示す。第１３Ｂ図では、第１３Ａ図と共通のエレメ
ントを同定するのに第１３Ａ図で用いられたものと同じ
符号が用いられている。逆ヒユーススなわちスイッチン
グ・エレメント３６２は、逆の関係で直列に結合されて
いる二つのダイオード３７４．３７６から作ることがで
き、それがさらに冗長的な分離ダイオ−）＋３６０と直
列に結合される。冗長的な分離構造３５２のダイオ−Ｐ
ａ６ｏ　、３７４．３７６は、デポジットされたアモル
ファス−シリコン合金で作ることができる。
この実施例では、ダイオ−ｒ３ｓｓ、３６ｏは、３層の
ｐｉｎ構造を有し、はゾ３０ミクロンｇ３０ミクロンに
なる。使方、スイッチング拳エレメント３６２のダイオ
ード３７４，３７６は、−辺が１０ミクロンで長さ２０
ミクロンになるように作られる。このダイオード９の厚
さは４，０００オングストロームの程度になる。スイッ
チ・エレメント３６２は、ダイオード３７４及び３７６
の面積が、ダイオード９３５８又は３６０のどちらより
も実質的に小さいという利点がある。したがって、製造
工程のときの収率は実質的に高くなる。何故なら、ダイ
オード３７４，３７６の断面積が小さいために、異物が
その上に落ちて短絡を生ずるということがずっと起りに
くくなるからである。
第１３Ｃ図は、ダイオード”３７４，３７６の構造のり
断面を示す。ダイオード３７４，３７６は、間隔をおい
た導体３７９ａ　、ｂの上に作られ、各各はそれと接触
しているｐ型領域として示されているアノ−１’３７４
ａ、３７６ａを有する。ダイオード３７４，３７６のカ
ソード３７４ｂ、３７６ｂはデポジットされた金属層３
７８によって互に結合されている。ダイオ−）”３７４
，３７６は、ダイオ−ｙａ５ｇ、３６ｏが作られるのと
同時にｐｉｎダイオービとして作られる。ダイオ−ｒ３
５８が作動しないと判定された場合、レーザ光線の形の
放射エネルギを用いて結合部３６４を加熱して蒸発させ
、ダイオード３５８を電極３５０から切り離すことがで
きる。レーザ光線はまた、ダイオード３７６、及びもし
望むならダイオード＠３７４゜を加熱して溶融させ、そ
れによりダイオ−Ｙ２Ｏ。
を電極エレメント３５０に結合するにも使用できる。二
重のダイオード９構造３７４．３７６を作ることの利点
は、ダイオード＠３７４，３７６を作り出すのｔこ何も
他の処理段階が必要でないということである。さらに、
上で述べたようにダイオード３７４．３７６のサイズが
小さいので、製造収率が高くなる。
第１４Ａ図は、スイッチング・エレメント３６２のさら
に別の形態を示す。第１４Ａ図で、スイッチング・エレ
メント３６２は逆ヒユーズ３８０で作られている。第１
４Ｂ図は、逆ヒユーズ３８０のひとつの実施例を示す。
第１４Ｂ図に示されている逆ヒユーズ３８０は、デポジ
ットされた金属接点３８０ａ及び３８０ｂの上に、三つ
の層３８２゜３８４．３８６のｐ−１・ｎアモルファス
・シリコン抵抗エレメントとして作られる。Ｎ　１４　
Ｂ図の逆ヒユーズ３８０は、１センチメートルあたり１
０オ一ム程度の高い抵抗率を示す。ダイオードｅ３５８
が正しく機能しているならば、デポジットされた金属結
合部３８０ａ及び３８０ｂは、高抵抗、低導電性のｐ型
アモルファス・シリコン層３８２ζこよって結合されて
いる。ｐ型層３８２の厚さは約５００オングストローム
である。導体３８０ａと３８０ｂの間の間隔は１０ミク
ロン程度で、導体３８０ａ及び３８０ｂの上の層３８２
の重なりもその程度である。エレメント３８０は製造工
程でダイオード３５８及び３６０がデポジットされると
きにデポジットすることができ、何もその他の段階は必
要とされない。ダイオ−）＃３５８に欠陥がある場合、
それは上で述べたように放射エネルギで結合部３６４を
蒸発させることにより電極３５０から切り離すことがで
きる。その後で、ニレメン）３８０を、放射エネルギた
とえばレーザ光線、をそれに集めて溶融することができ
、その抵抗率は１センチメートルあたり０．１乃至１オ
ームまで減少する。この状態で３層構造３８２から３８
６までの全体は、エレメント３８０ａと３８０ｂを結合
していっしょにする導体になる。その結果、エレメント
３８０ａと３８０ｂの間の溶融する前の抵抗と、溶融後
の抵抗に６けたもの違いを生ずる。
第１４０図は、逆ヒユーズ３８０の別の実施例を示す。
第１４Ｃ図では、三つの層３９０から３９４まで、を有
するｐｉｎダイオードが金属導体３８０Ｂの上に作られ
ている。一番上の金属層３９６は、ダイオード９構造３
９０から３９４までの上に作られている。二酸化シリコ
ンの層３９８が、隣接する金属導体３８０ａを、四層の
構造３９０から３９６まで、ならびに金属導体３８０ｂ
７から絶縁している。電極３５０にアドレスするのにダ
イオード９３６０を使用したいときには、第１４Ｃ図の
逆ヒユーズ・エレメント３８０をレーザ光線などの放射
エネルギによって溶融し、それにより金属導体３８０ａ
を導体３８０ｂに結合することができる。三層ダイオー
ド構造３９０から３９４までも、ダイオード３５８及び
３６０を作るためのものと同じ処理作業の間に作ること
ができるという利点がある。
第１４Ｄ図は、スイッチ−゛工、１／メント３８０のさ
らに別の実施例を示す。第１４Ｄ図で、デポジットされ
た金属導体３８０ａ及び３８０ｂはほぼ１０ミクロンの
間隔がおいており、そこにセットできるカルコゲン化物
物５ｊ３９０がデポジットされる。ダイオード９３５８
が使用できない場合、物質３９０を低い導電性の状態か
ら高い導電性の状態にセットして、ダイオ−ｒａｓｏを
電極３５０に結合することができる。上で参照された°
４４１号の特許で開示されているタイプのカルコゲン化
物物質をエレメント３９０として用いることができる。
第１４Ｅ図は、スイッチング・エレメントの垂直な形態
を示す。第１４Ｅ図では、二酸化シリコンの層３９２又
は他の同等な絶縁体が導体３８０ｂの上に作られている
。開口３９４が絶縁層３９２に作られる。カルコゲン化
物物質３９６が、開口３９４にデポジットされて導体３
８０ｂに接触している。第二の金属導体３８０ａが、絶
縁層３９２及びセットできるカルコゲン化物層３９６の
上にデポジットされる。ダイオード３５８が動作しなく
なった場合、カルコゲン化物エレメント３９６にレーザ
光線を向けるなどして放射エネルギを加えてそれを低い
導電性の状態から高い導電性の状態にセットすることが
できる。
第１図から第１４図までのサブアセンブリは、ここに説
明したようにただひとつの画素でなく多数の画素をもつ
完成された液晶ディスプレイの形に組合せることができ
るということは理解され認識されるであろう。さらに、
本発明はここに具体的に開示された以外の仕方でも実施
できるということも理解されよう。たとえば、ダイオー
ド０は、アモルファス半導体合金以外のデポジットされ
た半導体物質で作ることができる。前記のダイオードは
多結晶半導体ダイオードで形成され得、分離トランジス
タも同様である。アモルファス半導体合金ダイオードは
、ここで述べたｐｉｎ又はｎｉｐ形態以外の物質形態で
作ることができる。たとえばｐπｎ、ｐνｎ、ｐｎなど
の形態である。ここでπ及びνは、それぞれ、弱くドー
プされたｐ型及びｎ型半導体物質を指す。また、画素に
関して高い電圧でオンになることが望まれる場合、ダイ
オードを積層又はタンデム形態に作ることができる。さ
らに、本発明の範囲には、デポジットされて適切な分離
特性を与えるすべてのタイプのトランジスタが含まれる
。本発明の範囲には、ここで述べたように、光に影響を
及ぼすすべてのタイプの物質の使用が含まれる。
【図面の簡単な説明】
第１図は本発明の好ましい一実施例を一部回路図として
表わした概略説明図、第２図は第１図の線２−２′に沿
ってとった断面説明図、第３図は、本発明の一実施例で
ある液晶ディスプレイのサブアセンブリの平面説明図、
第４図は第３図の線４−４′に沿ってとった断面説明図
、第５図は第３図の線５−５′に沿ってとった断面説明
図、第６図は第３図の線６−６′に沿ってとった断面説
明図、第７Ａ図は本発明の別の実施例の一部の概略説明
図、第７Ｂ図は本発明の別の実施例の一部の概略説明図
、第７Ｃ図は本発明のさらに別の実施例の一部の概略説
明図、第８図は第７Ｃ図のひとつの分離デフ２イスの構
造の断面説明図、第９図は本発明の別の実施例である液
晶ディスプレイのサブアセンブリの平面説明図、第１０
図は第９図の線１０−１０’に沿ってとった断面説明図
、第１１図は第９図の線ｌｌ−１１’に沿ってとった断
面説明図、第１２Ａ図は本発明の別の実施例の一部の概
略説明図、第１２１図は本発明の別の実施例の一部の概
略説明図、第１２Ｃ図は本発明の別の実施例の一部の概
略説明図、第１３Ａ図は本発明の別の実施例の一部の概
略説明図、第１３１図は本発明の別の実施例の−Ｍ略説
明図、第１３Ｃ図は第１３Ｂ図のスイッチ素子の断面説
明図、第１４Ａ図は本発明の別の実施例の一部の概略説
明図、第１４Ｂ図は第１４Ａ図のスイッチ素子のある実
施例の断面説明図、第１４Ｃ図は第１４Ａ図のスイッチ
素子のある実施例の断面説明図、第１４Ｄ図は第１４Ａ
図のスイッチ素子のある実施例の断面説明図、第１４Ｅ
図は第１４Ａ図のスイッチ素子のある実施例の断面説明
図である。 ５．１９０・・・・・・サブアセンブリ、　　１０，１
９２・・・・・・表面（基板）、　２２．４４．１００
．１（１２）゜１２０．１２２，１４０，１４２，１９
４，１９６゜２７０．２８６，３００，３１６，３３２
，３５０゜３６６・・・・・・第−又は第二（画素）電
極、１２　、１４゜３６．３８，１０４，１０６，１０
８，１１０゜１２４．１２６，１２８，１４３，１４６
，１５０゜２００．２（１２），２０４，２０６，２７
４，２７６゜２８８．２９２，３０６，３０８，３１２
，３２０゜３２２．３３４，３３８，３５４，３５６，
３７０゜３７２・・・・・・第一、第二又は第三のアド
レス手段、１８．２０，４０，４２，１１２，１１４，
１３０゜１３２．１５０．１５２，２０８．２１０．２
２０゜２２４．２７２，２９０，３（１２），３０４，
３１８゜３３６．３５８，３５２，３６８・・・・・・
分離手段（デバイス）、　２８，３２，１１６ａ、１１
８ａ。 １３４ａ、１３６ａ、１５０，１５２，２１６゜２１８
．２３０．２３２．３６０・・・・・・冗長的な分離手
段（デバイス）、　２６，３４，１１６ｂ。 １１８ｂ、１３４ｂ、１３６ｂ、１６０，１６２゜２４
０．２４２，２４４，２４６，３６２，３７４゜３７６
．３８０（第１４Ｂ図及び第１４Ｃ図）・・・・・・選
択的に結合できる電気的結合手段、又は逆ヒユーズ、５
０・・・・・・共通の対向電極、５２・・・・・・第二
の表面（基板）、５６・・・・・・光に影響を及ぼす物
質、２８２．２８４．２７８．２８０．３２４．３２８
・・・・・・分離デバイス、３２６．３３０・・・・・
・薄膜ヒユーズ、１９４，２１６，２１８，１９６，２
３０゜１９９．２３２・・・・・・選択的結合手段。 ＦＩＧ、　５ ＦＩＧ、　６ ＦＩＧ、　８ ＦＩＧ、　１３Ａ ＦＩＧ、　１３８ ＦＩＧ、　１３Ｃ ｘｇ

Claims (25)

    【特許請求の範囲】
  1. （１）表面と、第一の画素電極と、分離のための手段と
    、前記表面に形成されたものをすべてアドレスするため
    の第一及び第二の手段とを含むタイプの、光に影響を及
    ぼす物質を組み込んだディスプレイを作るのに用いるサ
    ブアセンブリであって、前記第一の電極及び前記分離の
    ための手段が、前記第一及び第二のアドレス手段の間に
    電気的に直列に接続されていることにより特徴づけられ
    る、ディスプレイを作るのに用いるサブアセンブリ。
  2. （２）さらに、前記分離のための手段に代わるように構
    成された分離のための冗長的手段を含み、この冗長的手
    段が前記アドレスするための第一の手段と前記第一の電
    極との間で電気的に直列になつていることにより特徴づ
    けられる特許請求の範囲第１項に記載のサブアセンブリ
    。
  3. （３）さらに、選択的に結合できる電気的結合手段を含
    み、かつ、前記分離のための冗長的手段及び前記選択的
    に結合できる手段が、前記第一のアドレス手段と前記第
    一の電極との間に電気的に直列に接続されていることに
    より特徴づけられる特許請求の範囲第２項に記載のサブ
    アセンブリ。
  4. （４）さらに、前記選択的に結合できる手段が、比較的
    非導電性の状態から高い導電性の状態へと選択できる逆
    ヒューズを含んでいることにより特徴づけられる特許請
    求の範囲第３項に記載のサブアセンブリ。
  5. （５）さらに、前記逆ヒューズが、短絡されるように配
    置されたダイオードを含んでいることにより特徴づけら
    れる特許請求の範囲第４項に記載のサブアセンブリ。
  6. （６）さらに、前記逆ヒューズが、比較的非導電性の状
    態から高い導電性の状態にセットできる選ばれた物質を
    含んでいることにより特徴づけられる特許請求の範囲第
    ４項に記載のサブアセンブリ。
  7. （７）さらに、前記逆ヒューズが、放射エネルギによつ
    て前記高い導電性の状態に選択的にセットできる物質を
    含んでいることにより特徴づけられる特許請求の範囲第
    ６項に記載のサブアセンブリ。
  8. （８）さらに、前記逆ヒューズが、前記第一のアドレス
    手段と前記第二のアドレス手段との間の直列接続を通し
    て加えられる電気エネルギによつて前記高い導電性の状
    態に選択的にセットできる物質を含むことにより特徴づ
    けられる特許請求の範囲第６項に記載のサブアセンブリ
    。
  9. （９）さらに、前記冗長的手段及び前記逆ヒューズが、
    少くとも第一及び第二のダイオードを逆の関係に直列結
    合したものを含み、第一及び第二のダイオードのあるも
    のが前記逆ヒューズの少くとも一部として機能し、第一
    及び第二のダイオードのあるものは、他のものが前記高
    い導電性の状態にセットされたとき、分離のデバイスと
    して機能することにより特徴づけられる特許請求の範囲
    第４項に記載のサブアセンブリ
  10. （１０）さらに、前記分離のための手段の各々が、前記
    第一の電極と前記アドレスするための第一の手段との間
    の電気的接続から切り離されるように構成されているこ
    とにより特徴づけられる特許請求の範囲第２項に記載の
    サブアセンブリ。
  11. （１１）さらに、前記分離のための手段が、放射エネル
    ギを加えることによつて前記第一の電極と前記アドレス
    するための第一の手段との間の電気的結合から切り離さ
    れるように構成されていることにより特徴づけられる特
    許請求の範囲第１０項に記載のサブアセンブリ。
  12. （１２）前記第一の電極と間隔をおいてかつ同一平面で
    前記表面上に形成された第二の電極を含み、前記第一及
    び第二の電極が電極セグメントを形成し、さらにアドレ
    スするための第三の手段が前記表面上に形成され前記第
    二の電極セグメントと電気的に結合されている特許請求
    の範囲第１項に記載のサブアセンブリ。
  13. （１３）さらに、光に影響を及ぼすディスプレイが第二
    の表面を含み、その第二の表面に共通対向電極が、前記
    第一及び第二の電極の両方と実質的に対向してかつ平行
    に配置されており、前記共通対向電極が前記第一及び第
    二の電極と容量的に結合するように前記第一及び第二の
    電極と前記対向電極との間に光に影響を及ぼす物質が含
    まれていることにより特徴づけられる特許請求の範囲第
    １２項に記載のサブアセンブリ。
  14. （１４）さらに、前記第二の表面に前記共通電極に電流
    を与えるためのアドレス手段がないことにより特徴づけ
    られる特許請求の範囲第１３項に記載のサブアセンブリ
    。
  15. （１５）さらに、前記分離のための手段が、前記アドレ
    スするための第一の手段と前記第一の電極との間に電気
    的に並列に接続された二つの分離デバイスを含み、かつ
    、 前記分離デバイスが両方共第一のダイオードを含んでい
    ることにより特徴づけられる特許請求の範囲第１項に記
    載のサブアセンブリ。
  16. （１６）さらに、前記分離デバイスが両方共前記第一の
    ダイオードと直列に結合されている第二のダイオードを
    含んでいることにより特徴づけられる特許請求の範囲第
    １５項に記載のサブアセンブリ。
  17. （１７）さらに、前記分離デバイスが両方共前記ダイオ
    ードと直列に結合されている薄膜ヒューズを含んでいる
    ことにより特徴づけられる特許請求の範囲第１５項に記
    載のサブアセンブリ。
  18. （１８）基板を用意することと、基板上に第一の電極を
    形成することと、その電極と電気的に結合した選ばれた
    分離デバイスを形成することと、前記基板上に分離デバ
    イスと電気的に結合した第一のアドレス・ラインを形成
    することとを含み、かつ、前記基板上に電極と電気的に
    接続された第二のアドレス・ラインを形成すること、及
    び、 第一及び第二のアドレス・ラインの間に選択された電圧
    をかけてその間の電気的結合及び分離デバイスの動作を
    テストすることにより特徴づけられる、光に影響を及ぼ
    す物質を含むディスプレイのためのサブアセンブリを作
    成しテストする方法。
  19. （１９）さらに、前記第一の電極と前記第一のアドレス
    ・ラインとの間に選択的に電気的に接続されるような位
    置にある冗長的分離デバイスを形成すること、そして、
    前記選択された電圧をかけた後、テストされた作動しな
    い選ばれた分離デバイスを関連した冗長的分離デバイス
    に取り替えることにより特徴づけられる特許請求の範囲
    第１８項に記載の方法。
  20. （２０）さらに、前記取り替えが、作動しない分離デバ
    イスを切り離すことと冗長的分離デバイスを第一のアド
    レス・ラインと第一の電極との間に結合することとを含
    むことにより特徴づけられる特許請求の範囲第１９項に
    記載の方法。
  21. （２１）さらに、前記切り離しが、放射エネルギを与え
    て動作しない分離デバイスとの接続を選択的に除去する
    ことを含むことにより特徴づけられる特許請求の範囲第
    ２０項に記載の方法。
  22. （２２）さらに、前記冗長的分離デバイスを形成するこ
    とが、冗長的分離デバイスに直列に結合された選択的に
    結合できる電気的結合手段を形成することを含むことに
    より特徴づけられる特許請求の範囲第２０項に記載の方
    法。
  23. （２３）さらに、前記冗長的分離デバイスを結合するこ
    とが、電気エネルギを与えて選択的に結合できる手段を
    低い導電率の状態から高い導電率の状態に変換すること
    を含むことにより特徴づけられる特許請求の範囲第２２
    項に記載の方法。
  24. （２４）さらに、前記冗長的分離デバイスを結合するこ
    とが、放射エネルギを与えて選択的に結合できる手段を
    低い導電率の状態から高い導電率の状態に変換すること
    を含むことにより特徴づけられる特許請求の範囲第２２
    項に記載の方法。
  25. （２５）さらに、前記冗長的分離デバイスを結合するこ
    とが、ホトリソグラフィ・プロセスを用いて前記選択的
    に結合できる手段を電気的に結合する導電リンクを形成
    することを含むことにより特徴づけられる特許請求の範
    囲第２２項に記載の方法。
JP14239985A 1984-06-29 1985-06-28 液晶デイスプレイ用部品及びその製法 Pending JPS6135483A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US626214 1984-06-29
US06/626,214 US4666252A (en) 1984-06-29 1984-06-29 High yield liquid crystal display and method of making same

Publications (1)

Publication Number Publication Date
JPS6135483A true JPS6135483A (ja) 1986-02-19

Family

ID=24509439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14239985A Pending JPS6135483A (ja) 1984-06-29 1985-06-28 液晶デイスプレイ用部品及びその製法

Country Status (6)

Country Link
US (1) US4666252A (ja)
EP (1) EP0166225B1 (ja)
JP (1) JPS6135483A (ja)
AT (1) ATE69897T1 (ja)
CA (1) CA1253606A (ja)
DE (1) DE3584740D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6451787A (en) * 1987-08-24 1989-02-28 Hitachi Ltd Television signal processing circuit
JPH02254422A (ja) * 1989-03-28 1990-10-15 Sharp Corp アクティブマトリクス表示装置の製造方法
JPH02254423A (ja) * 1989-03-28 1990-10-15 Sharp Corp アクティブマトリクス表示装置

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4744862A (en) * 1984-10-01 1988-05-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods for nonlinear semiconductor element and liquid crystal display panel using the same
CN1003959B (zh) * 1984-11-12 1989-04-19 株式会社半导体能源研究所 液晶显示板及其制造法
US4730903A (en) * 1985-01-23 1988-03-15 Semiconductor Energy Laboratory Co., Ltd. Ferroelectric crystal display panel and manufacturing method thereof
FR2579806B1 (fr) * 1985-03-26 1987-05-07 Morin Francois Procede de fabrication d'un ecran d'affichage a cristaux liquides et a reseau de diodes
DE3524085A1 (de) * 1985-07-05 1987-01-08 Vdo Schindling Fluessigkristallzelle
JPS62135814A (ja) * 1985-12-10 1987-06-18 Fuji Electric Co Ltd 液晶マトリクス表示装置
JP2816549B2 (ja) * 1986-10-22 1998-10-27 セイコーインスツルメンツ株式会社 電気光学装置
JPH0627985B2 (ja) * 1987-05-06 1994-04-13 日本電気株式会社 薄膜トランジスタアレイ
GB2206721A (en) * 1987-07-03 1989-01-11 Philips Electronic Associated Active matrix display device
JPS6450028A (en) * 1987-08-21 1989-02-27 Nec Corp Thin film transistor substrate
JP2627071B2 (ja) * 1988-01-26 1997-07-02 キヤノン株式会社 光変調素子
JPH0814668B2 (ja) * 1988-02-16 1996-02-14 シャープ株式会社 マトリックス型液晶表示パネル
GB2215506A (en) * 1988-02-24 1989-09-20 Philips Electronic Associated Matrix display devices
US4917467A (en) * 1988-06-16 1990-04-17 Industrial Technology Research Institute Active matrix addressing arrangement for liquid crystal display
EP0365244B1 (en) * 1988-10-17 1995-06-21 Sharp Kabushiki Kaisha An active matrix substrate
JPH02137366A (ja) * 1988-11-18 1990-05-25 Nec Corp ダイオード型アクティブマトリクス基板
JPH0321928A (ja) * 1989-06-19 1991-01-30 Nec Corp アクティブ液晶パネルの製造方法
US5062690A (en) * 1989-06-30 1991-11-05 General Electric Company Liquid crystal display with redundant FETS and redundant crossovers connected by laser-fusible links
NL8902206A (nl) * 1989-09-01 1991-04-02 Philips Nv Weergeefinrichting.
US5392143A (en) * 1989-11-30 1995-02-21 Kabushiki Kaisha Toshiba Liquid crystal display having drain and pixel electrodes linkable to a wiring line having a potential
NL9000290A (nl) * 1990-02-07 1991-09-02 Philips Nv Weergeefinrichting.
EP0456338B1 (en) * 1990-05-11 1996-09-18 Sharp Kabushiki Kaisha An active matrix display device and a method of manufacturing the same
JPH0421823A (ja) * 1990-05-16 1992-01-24 Hosiden Corp 液晶表示素子の点欠陥の黒欠陥化法及び液晶表示素子
DE69212690T2 (de) * 1991-04-24 1997-02-27 Philips Electronics Nv Anzeigevorrichtung
JP3343251B2 (ja) * 1991-04-26 2002-11-11 クイックロジック・コーポレイション プログラム可能な相互接続構造とプログラム可能な集積回路及びその製造方法
US5701027A (en) * 1991-04-26 1997-12-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5557136A (en) * 1991-04-26 1996-09-17 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
JPH0667142A (ja) * 1992-08-21 1994-03-11 Fujitsu Ltd 空間光変調装置
US5517027A (en) * 1993-06-08 1996-05-14 Mitsubishi Denki Kabushiki Kaisha Method for detecting and examining slightly irregular surface states, scanning probe microscope therefor, and method for fabricating a semiconductor device or a liquid crystal display device using these
US5555001A (en) * 1994-03-08 1996-09-10 Prime View Hk Limited Redundant scheme for LCD display with integrated data driving circuit
US5694146A (en) * 1994-10-14 1997-12-02 Energy Conversion Devices, Inc. Active matrix LCD array employing thin film chalcogenide threshold switches to isolate individual pixels
US5879955A (en) * 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5869843A (en) * 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5789758A (en) * 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
JPH10133216A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
US6653733B1 (en) 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
JP3097829B2 (ja) * 1996-07-11 2000-10-10 日本電気株式会社 液晶表示パネルおよびその補修方法
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5814527A (en) * 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5985698A (en) * 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US6337266B1 (en) 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US5998244A (en) * 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US5812441A (en) * 1996-10-21 1998-09-22 Micron Technology, Inc. MOS diode for use in a non-volatile memory cell
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) * 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6087689A (en) 1997-06-16 2000-07-11 Micron Technology, Inc. Memory cell having a reduced active area and a memory array incorporating the same
US6952020B1 (en) 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6774458B2 (en) * 2002-07-23 2004-08-10 Hewlett Packard Development Company, L.P. Vertical interconnection structure and methods
EP1989700B1 (en) * 2006-02-27 2015-05-20 Smartrac IP B.V. Active-matrix electronic display comprising diode based matrix driving circuit
US20080007885A1 (en) * 2006-07-05 2008-01-10 Texas Instruments Incorporated System for improving LED illumination reliability in projection display systems
JP2008047702A (ja) * 2006-08-16 2008-02-28 Nec Electronics Corp 半導体記憶装置
US8178906B2 (en) * 2008-01-11 2012-05-15 Electro Scientific Industries, Inc. Laser chalcogenide phase change device
US9781803B2 (en) 2008-11-30 2017-10-03 Cree, Inc. LED thermal management system and method
US8643283B2 (en) * 2008-11-30 2014-02-04 Cree, Inc. Electronic device including circuitry comprising open failure-susceptible components, and open failure-actuated anti-fuse pathway
CN105759472A (zh) * 2016-05-06 2016-07-13 深圳市华星光电技术有限公司 面板检测单元、阵列基板及液晶显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5677887A (en) * 1979-11-30 1981-06-26 Citizen Watch Co Ltd Liquid crystal display unit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2045239A5 (ja) * 1969-06-26 1971-02-26 Comp Generale Electricite
US3654606A (en) * 1969-11-06 1972-04-04 Rca Corp Alternating voltage excitation of liquid crystal display matrix
US4413883A (en) * 1979-05-31 1983-11-08 Northern Telecom Limited Displays controlled by MIM switches of small capacitance
US4368523A (en) * 1979-12-20 1983-01-11 Tokyo Shibaura Denki Kabushiki Kaisha Liquid crystal display device having redundant pairs of address buses
US4470060A (en) * 1981-01-09 1984-09-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display with vertical non-single crystal semiconductor field effect transistors
FR2505070B1 (fr) * 1981-01-16 1986-04-04 Suwa Seikosha Kk Dispositif non lineaire pour un panneau d'affichage a cristaux liquides et procede de fabrication d'un tel panneau d'affichage
US4413833A (en) * 1981-03-02 1983-11-08 Tucker Wayne R Two-wheel hand truck
NL8103376A (nl) * 1981-07-16 1983-02-16 Philips Nv Weergeefinrichting.
US4422161A (en) * 1981-10-08 1983-12-20 Rca Corporation Memory array with redundant elements
DE3229584A1 (de) * 1982-08-07 1984-02-09 Vdo Adolf Schindling Ag, 6000 Frankfurt Multiplexbare fluessigkristallzelle
FR2554622B1 (fr) * 1983-11-03 1988-01-15 Commissariat Energie Atomique Procede de fabrication d'une matrice de composants electroniques

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5677887A (en) * 1979-11-30 1981-06-26 Citizen Watch Co Ltd Liquid crystal display unit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6451787A (en) * 1987-08-24 1989-02-28 Hitachi Ltd Television signal processing circuit
JPH02254422A (ja) * 1989-03-28 1990-10-15 Sharp Corp アクティブマトリクス表示装置の製造方法
JPH02254423A (ja) * 1989-03-28 1990-10-15 Sharp Corp アクティブマトリクス表示装置

Also Published As

Publication number Publication date
DE3584740D1 (de) 1992-01-09
EP0166225B1 (en) 1991-11-27
CA1253606A (en) 1989-05-02
EP0166225A3 (en) 1988-07-13
US4666252A (en) 1987-05-19
EP0166225A2 (en) 1986-01-02
ATE69897T1 (de) 1991-12-15

Similar Documents

Publication Publication Date Title
US4666252A (en) High yield liquid crystal display and method of making same
EP0194519B1 (en) Electric circuits having repairable circuit lines and method of making the same
JP2514731B2 (ja) アクティブマトリクス表示装置
US5303074A (en) Embedded repair lines for thin film electronic display or imager devices
TWI241446B (en) Display device and method for repairing line disconnection thereof
EP0456338B1 (en) An active matrix display device and a method of manufacturing the same
CN101521209B (zh) 有源矩阵基板和显示装置
EP0381428B1 (en) Active matrix substrate and active matrix display display apparatus
US8848127B2 (en) Liquid crystal panel, manufacture method and repair method thereof
JPH02254419A (ja) アクティブマトリクス表示装置
JPH04331922A (ja) アクティブマトリクス表示装置
JP4491205B2 (ja) スイッチング素子アレイ基板の修復方法
JP2003196992A (ja) ダイオードが減結合されたセンシング方法および装置
JPH02254423A (ja) アクティブマトリクス表示装置
EP0430418A2 (en) Liquid crystal display and method of manufacturing the same
JP2994905B2 (ja) アクティブマトリクス表示装置の修正方法
JPH0324524A (ja) アクティブマトリクス表示装置
KR100293503B1 (ko) 박막트랜지스터형 액정 디스플레이소자 및 그 장치의 리페어방법
JP2502400B2 (ja) アクティブマトリクス表示装置
JPH02254422A (ja) アクティブマトリクス表示装置の製造方法
JP2625267B2 (ja) アクティブマトリクス表示装置
JP2552383B2 (ja) マトリクス型表示装置
JP2552368B2 (ja) アクティブマトリクス表示装置
JPH0748146B2 (ja) アクティブマトリクス基板及びアクティブマトリクス表示装置
JPS61100970A (ja) 薄膜トランジスタ