JPS6140652A - メモリの書込み保護方法及び回路 - Google Patents
メモリの書込み保護方法及び回路Info
- Publication number
- JPS6140652A JPS6140652A JP16327484A JP16327484A JPS6140652A JP S6140652 A JPS6140652 A JP S6140652A JP 16327484 A JP16327484 A JP 16327484A JP 16327484 A JP16327484 A JP 16327484A JP S6140652 A JPS6140652 A JP S6140652A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- write
- signal
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＣＰＵシステムに供されるメモリの書込み方
法及び回路に関し、特にＣＰＵの異常によ勺メモリ内容
が破壊されることを防止できる方法及び回路に関するも
のである。
法及び回路に関し、特にＣＰＵの異常によ勺メモリ内容
が破壊されることを防止できる方法及び回路に関するも
のである。
〔従来の技術」
ＣＰＵシステムにおいては、その信頼性を維持するため
、ＣＰＵの暴走によってメモリに格納されてへるデータ
の破壊を防ぐこと、すなわち異常な書込みを防止するこ
とが必要になっている。
、ＣＰＵの暴走によってメモリに格納されてへるデータ
の破壊を防ぐこと、すなわち異常な書込みを防止するこ
とが必要になっている。
そのため、従来では、書込み信号がメモリに入力されな
いようにするため、書込み信号線を遮断するスイッチを
設ける手段や、ＣＰＵのプログラムの中に書込みチェッ
ク用のサブルーチンを設ける手段が知られていた。
いようにするため、書込み信号線を遮断するスイッチを
設ける手段や、ＣＰＵのプログラムの中に書込みチェッ
ク用のサブルーチンを設ける手段が知られていた。
なお、この分野に関しては特開昭５５−９８５９４、特
開昭５７−８６１９５、特開昭５８−２３８９８などの
提案がある。
開昭５７−８６１９５、特開昭５８−２３８９８などの
提案がある。
ところが、前述したスイッチを設ける手段では、スイッ
チが必要となり、しかも、そのスイッチを必要な時に切
替るという手間も要するという問題点がある。
チが必要となり、しかも、そのスイッチを必要な時に切
替るという手間も要するという問題点がある。
サーブルーチンを設ける手段ではプログラムが複雑化し
、しかも処理時間が侵くなるという問題点がある。
、しかも処理時間が侵くなるという問題点がある。
本発明は、上記問題点を解決するため、ＣＰＵがメモリ
に書込みを行う場合は、同一内容の書込み命令を２度繰
り返すようにするとともに、はじめの命令で書込まれる
べきデータを一時保持するＤフリップフロップを設け、
さらに２ＪＪｔ目の命令で書込まれるべきデータと、前
記Ｄフリップフロップの内容を比較するコンパレータを
設け、このコンパレータで比較した結果同一であったと
きのみ、データがメモリに書込まれるようにする。
に書込みを行う場合は、同一内容の書込み命令を２度繰
り返すようにするとともに、はじめの命令で書込まれる
べきデータを一時保持するＤフリップフロップを設け、
さらに２ＪＪｔ目の命令で書込まれるべきデータと、前
記Ｄフリップフロップの内容を比較するコンパレータを
設け、このコンパレータで比較した結果同一であったと
きのみ、データがメモリに書込まれるようにする。
〔実施例」
以下、本発明の具体的実施例を第１図に示して・ 説
明する。
明する。
第１図において、■はデータバス、２はアドレスバス、
３はメモリセレクト（チップイネーブル）信ｆ （ＣＢ
）、４及び６ｉｔ書込＝Ｍｌ（ＷＲ）、５は読出し信
号（■下）、７はコンパレータ、８はＤフリップフロッ
プ、９はメモＩＪ（ＲＡＭ）である。
３はメモリセレクト（チップイネーブル）信ｆ （ＣＢ
）、４及び６ｉｔ書込＝Ｍｌ（ＷＲ）、５は読出し信
号（■下）、７はコンパレータ、８はＤフリップフロッ
プ、９はメモＩＪ（ＲＡＭ）である。
さて、図示しないＣＰＵが書込み信号４を発すると、Ｄ
フリップフロップ８は、その信号の立ち上がシをとらえ
てメモリ９に書込まれようとしてデータバス１上にある
データを記憶する。
フリップフロップ８は、その信号の立ち上がシをとらえ
てメモリ９に書込まれようとしてデータバス１上にある
データを記憶する。
このとき、書込み信号４はコンパレータ７のゲートＧに
信号１０として入力されておシ、コンパレータ７のＰ端
子に入力されるデータとコンパレータ７のＱ端子に入力
されるデータとが一致したときしか、メモリ９へ書込み
信号６として出力されないようになっている。
信号１０として入力されておシ、コンパレータ７のＰ端
子に入力されるデータとコンパレータ７のＱ端子に入力
されるデータとが一致したときしか、メモリ９へ書込み
信号６として出力されないようになっている。
この時点では、コンパレータ７のＰ端子にはデータが入
力されているが、コンパレータ７のＱ端子には、まだデ
ータが入力されていない。
力されているが、コンパレータ７のＱ端子には、まだデ
ータが入力されていない。
次にＣＰＵは、再度、書込み信号４を発する。
つまり、具体的には、あらかじめ
ＬＤ ＭＥＭＯＲＹ、、 Ａ
ＬＤ ＭＥＭＯＲＹ、 Ａ
というように、書込み命令を２度繰〕返してプログラム
しておくのである。
しておくのである。
これによって、２度目の書込み信号４を発すると、Ｄフ
リップフロップ８は、それを受けて、前回記憶した内容
をバス１１に出力する。
リップフロップ８は、それを受けて、前回記憶した内容
をバス１１に出力する。
このとき、はじめてコンパレータ７のＰ端子に入力され
るデータとコンパレータ７のＱ端子に入力されるデータ
とが一致して、メモリ９へ書込み信号６が発され、デー
タバス１上のデータがメモリ９へ書込まれる。
るデータとコンパレータ７のＱ端子に入力されるデータ
とが一致して、メモリ９へ書込み信号６が発され、デー
タバス１上のデータがメモリ９へ書込まれる。
このようすをタイムチャートとして第２図に示す。
第２図において、ＸとＡはデータの値であり、前回デー
タＸ（コンパレータ７のＱ端子のデータ）と今回データ
Ａ（コンパレータ７のＰ端子のデータ）をコンパレータ
で比較し、不一致であれば書・今回データが同一のとき
のみ（ここでは、ともにＡである）書込み信９６が発さ
れる様子（（ロ）参照）を示している。
タＸ（コンパレータ７のＱ端子のデータ）と今回データ
Ａ（コンパレータ７のＰ端子のデータ）をコンパレータ
で比較し、不一致であれば書・今回データが同一のとき
のみ（ここでは、ともにＡである）書込み信９６が発さ
れる様子（（ロ）参照）を示している。
すなわち、このようにＣＰＵが書込み信号を繰り返して
発しないかぎり、メモリーにはデータが書込まれないか
ら、ＣＰＵが異常をきたして２度目の書込み信号が発さ
れないときは、書込みは行なわれず、従前のメモリ内容
は保護される。
発しないかぎり、メモリーにはデータが書込まれないか
ら、ＣＰＵが異常をきたして２度目の書込み信号が発さ
れないときは、書込みは行なわれず、従前のメモリ内容
は保護される。
〔他の実施例Ｊ
前述の例での比較では、メモリ保護に君子の不安が残る
場合は、Ｄフリップフロップ８を反転出力タイプの素子
を用９て、プログラムを’ＣＭＡ（アキームレータの内
容を反転せよ）ＬＤ ＭＥＭＯＲＹ、 Ａ ＭＡ ＬＤ ＭＥＭＯＲＹ、 Ａ とすれば、信頼性がさらに向上する。
場合は、Ｄフリップフロップ８を反転出力タイプの素子
を用９て、プログラムを’ＣＭＡ（アキームレータの内
容を反転せよ）ＬＤ ＭＥＭＯＲＹ、 Ａ ＭＡ ＬＤ ＭＥＭＯＲＹ、 Ａ とすれば、信頼性がさらに向上する。
以上述べたように、本発明によれば、書込み命メモリに
コンパレータとＤフリップフロップからなるきわめて簡
単で安価な回路を付加するだけで、メモリの書込み保護
が可能になるというすぐれた効果がある。
コンパレータとＤフリップフロップからなるきわめて簡
単で安価な回路を付加するだけで、メモリの書込み保護
が可能になるというすぐれた効果がある。
第１図は本発明の具体的実施例、第２図は本発明のタイ
ムチャートである。 ７：コンパレータ ８：Ｄフリップフロップ ９：メモリ 第 １ 図 データバス１上のデータ ［ＩＩ３ｍ＝＝ア＝＝］コ
ンバレー９７のＰ端子のデータＦＪ＝【１７１３ｍ八＝
］コンパＹ六”Ａ７１’に簿５て−９「区＝１＝Ｎへ「
＝７１．工７３．。
ムチャートである。 ７：コンパレータ ８：Ｄフリップフロップ ９：メモリ 第 １ 図 データバス１上のデータ ［ＩＩ３ｍ＝＝ア＝＝］コ
ンバレー９７のＰ端子のデータＦＪ＝【１７１３ｍ八＝
］コンパＹ六”Ａ７１’に簿５て−９「区＝１＝Ｎへ「
＝７１．工７３．。
Claims (2)
- （１）ＣＰＵがメモリにデータの書込みを行う場合にお
いて、ＣＰＵが実行するプログラムにあらかじめ同一の
書込み命令を２回連続してプログラムしておくとともに
、そのはじめの命令で書込まれるべきデータを外部回路
でいったん保持し、２度目の命令でそのいったん保持し
たデータと、書込まれるべきデータとを外部回路で比較
し、一致したときのみそのデータをメモリに書込むよう
にしたことを特徴とするメモリの書込み保護方法。 - （２）ＣＰＵがメモリに発するべき書込み信号を入力し
て、書込まれるべきデータをいったん保持するＤフリッ
プフロップと、 このＤフリップフロップの出力と書込まれるべきデータ
とを比較して一致したときのみメモリへ書込み信号を発
するコンパレータとを備えたことを特徴とするメモリの
書込み保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16327484A JPS6140652A (ja) | 1984-08-01 | 1984-08-01 | メモリの書込み保護方法及び回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16327484A JPS6140652A (ja) | 1984-08-01 | 1984-08-01 | メモリの書込み保護方法及び回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6140652A true JPS6140652A (ja) | 1986-02-26 |
Family
ID=15770691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16327484A Pending JPS6140652A (ja) | 1984-08-01 | 1984-08-01 | メモリの書込み保護方法及び回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6140652A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5610574A (en) * | 1995-02-17 | 1997-03-11 | Honda Giken Kogyo Kabushiki Kaisha | Data processing apparatus for vehicle |
| DE10319585B4 (de) * | 2002-04-29 | 2005-08-04 | Samsung Electronics Co., Ltd., Suwon | Manipulationsgeschütztes Datenverarbeitungssystem und zugehöriges Verfahren zum Manipulationsschutz |
| JP2008077571A (ja) * | 2006-09-25 | 2008-04-03 | Pioneer Electronic Corp | 不揮発性メモリ制御装置、不揮発性メモリ制御方法、不揮発性メモリ制御プログラムおよび記録媒体 |
-
1984
- 1984-08-01 JP JP16327484A patent/JPS6140652A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5610574A (en) * | 1995-02-17 | 1997-03-11 | Honda Giken Kogyo Kabushiki Kaisha | Data processing apparatus for vehicle |
| DE10319585B4 (de) * | 2002-04-29 | 2005-08-04 | Samsung Electronics Co., Ltd., Suwon | Manipulationsgeschütztes Datenverarbeitungssystem und zugehöriges Verfahren zum Manipulationsschutz |
| US6965977B2 (en) | 2002-04-29 | 2005-11-15 | Samsung Electronics Co., Ltd. | Tamper-resistant method and data processing system using the same |
| JP2008077571A (ja) * | 2006-09-25 | 2008-04-03 | Pioneer Electronic Corp | 不揮発性メモリ制御装置、不揮発性メモリ制御方法、不揮発性メモリ制御プログラムおよび記録媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6140652A (ja) | メモリの書込み保護方法及び回路 | |
| JPH0227596A (ja) | 半導体メモリ | |
| JPS595496A (ja) | メモリプロテクト方式 | |
| JPS62286143A (ja) | 半導体記憶装置 | |
| JPH01123342A (ja) | メモリの書込保護回路 | |
| JPH0325230Y2 (ja) | ||
| JPS6226738B2 (ja) | ||
| JPH06187520A (ja) | Ｉｃメモリカード | |
| JPS62126448A (ja) | メモリの管理・保護方式 | |
| JPS6280744A (ja) | Ｒａｍの制御回路 | |
| JPS60218146A (ja) | 記憶装置アドレス制御方式 | |
| JPS62239234A (ja) | 割込み処理装置 | |
| JPS63282532A (ja) | メモリ制御方式 | |
| JPH0332823B2 (ja) | ||
| JPH01116854A (ja) | メモリ読出しエラー防止方式 | |
| JPS63155346A (ja) | Ｒａｍチエツク方式 | |
| JPS5819965A (ja) | 記録装置 | |
| JPS5914316A (ja) | 保護制御装置 | |
| JPS6125260A (ja) | 内蔵プログラムによる二重蓄積処理方式 | |
| JPS63144496A (ja) | 記憶装置の書込み制御方式 | |
| JPH0336650A (ja) | メモリ保護方式 | |
| JPH0480860A (ja) | プログラムロード方式 | |
| JPH04152434A (ja) | Ｃｐｕの暴走防止装置 | |
| JPS61143808A (ja) | シ−ケンス制御装置のビツトモデイフアイ回路 | |
| JPS63111548A (ja) | アドレス比較装置 |