JPS6141136B2 - - Google Patents
Info
- Publication number
- JPS6141136B2 JPS6141136B2 JP56150337A JP15033781A JPS6141136B2 JP S6141136 B2 JPS6141136 B2 JP S6141136B2 JP 56150337 A JP56150337 A JP 56150337A JP 15033781 A JP15033781 A JP 15033781A JP S6141136 B2 JPS6141136 B2 JP S6141136B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- oxide film
- layer
- substrate
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
- H10W10/0125—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics
- H10W10/0126—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics introducing electrical active impurities in local oxidation regions to create channel stoppers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
- H10W10/0121—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明はシリコン基板上における選択的な酸化
膜の形成法に関するものである。
膜の形成法に関するものである。
従来シリコン基板等を用いた半導体装置におい
て、各素子間の分離には、しばしば、酸化シリコ
ン膜が用いられ、通常、素子間を選択的に酸化す
ることにより行なわれてきた。その方法は各種あ
るがその代表例を第１図の工程に示す。
て、各素子間の分離には、しばしば、酸化シリコ
ン膜が用いられ、通常、素子間を選択的に酸化す
ることにより行なわれてきた。その方法は各種あ
るがその代表例を第１図の工程に示す。
まず第１図ａに示すようにシリコン基板１上に
酸化シリコン膜２、さらに窒化シリコン膜３を形
成する。次に第１図ｂに示すように窒化シリコン
膜３および酸化シリコン膜２を選択的に食刻した
後、窒化シリコン膜３をマスクにして上記シリコ
ン基板１内に拡散層５を形成する。その後、第１
図ｃに示すように熱酸化工程によつてシリコン基
板の露出面を酸化することにより同所に選択的に
酸化膜を形成してきた。
酸化シリコン膜２、さらに窒化シリコン膜３を形
成する。次に第１図ｂに示すように窒化シリコン
膜３および酸化シリコン膜２を選択的に食刻した
後、窒化シリコン膜３をマスクにして上記シリコ
ン基板１内に拡散層５を形成する。その後、第１
図ｃに示すように熱酸化工程によつてシリコン基
板の露出面を酸化することにより同所に選択的に
酸化膜を形成してきた。
しかし、上述の従来方法では選択酸化膜形成時
に酸素の等方的拡散性あるいは酸化シリコン膜２
とシリコン基板界面を通してシリコン基板に酸素
が供給される等のため、前記選択酸化膜が横方向
に広がり、同時に不純物拡散層５も選択酸化膜形
成時の熱工程によりさらに横方向に広がるため、
いわゆるバーズビークが形成される。このような
バーズビークは、片側で約0.7〜1.2μｍに達し、
デザインルームが約４μｍ以上では、あまり問題
とならないが、装置の高集積化が進むにつれ、し
だいに大きな障害となる。
に酸素の等方的拡散性あるいは酸化シリコン膜２
とシリコン基板界面を通してシリコン基板に酸素
が供給される等のため、前記選択酸化膜が横方向
に広がり、同時に不純物拡散層５も選択酸化膜形
成時の熱工程によりさらに横方向に広がるため、
いわゆるバーズビークが形成される。このような
バーズビークは、片側で約0.7〜1.2μｍに達し、
デザインルームが約４μｍ以上では、あまり問題
とならないが、装置の高集積化が進むにつれ、し
だいに大きな障害となる。
本発明はこれら従来方法の問題点を解決する新
規な方法を与えるものである。その特徴点は、第
１に多結晶シリコンが基板単結晶シリコンより酸
化されやすいことを利用して選択酸化領域の単結
晶シリコン上に多結晶シリコン層を被着した２層
構造として後、通常の熱酸化法で選択酸化膜を形
成することにより横方向の広がりの少ない選択酸
化膜が形成できること、第２に、不純物導入層形
成前に窒素シリコン膜３および酸化シリコン膜２
の開口部より小さな開口部をもつ多結晶シリコン
のマスク層を形成した後、このマスクを介して不
純物導入層を選択形成することにより、同不純物
導入層は、その横方向への広がりを見越しても、
なお、多結晶シリコン層開口部寸法に対応して小
さく抑制できることである。
規な方法を与えるものである。その特徴点は、第
１に多結晶シリコンが基板単結晶シリコンより酸
化されやすいことを利用して選択酸化領域の単結
晶シリコン上に多結晶シリコン層を被着した２層
構造として後、通常の熱酸化法で選択酸化膜を形
成することにより横方向の広がりの少ない選択酸
化膜が形成できること、第２に、不純物導入層形
成前に窒素シリコン膜３および酸化シリコン膜２
の開口部より小さな開口部をもつ多結晶シリコン
のマスク層を形成した後、このマスクを介して不
純物導入層を選択形成することにより、同不純物
導入層は、その横方向への広がりを見越しても、
なお、多結晶シリコン層開口部寸法に対応して小
さく抑制できることである。
以下に図面を用いて、本発明の概要および実施
例の詳細な説明を行なう。
例の詳細な説明を行なう。
第２図の工程図を参照して本発明の方法の概要
をのべる。第２図ａに示すようにシリコン基板１
上に酸化シリコン膜２および窒化シリコン膜３を
形成し、窒化シリコン膜３および酸化シリコン膜
２を選択的に食刻開口し、さらに、この開口部シ
リコン基板表面を所定の深さに食刻する。
をのべる。第２図ａに示すようにシリコン基板１
上に酸化シリコン膜２および窒化シリコン膜３を
形成し、窒化シリコン膜３および酸化シリコン膜
２を選択的に食刻開口し、さらに、この開口部シ
リコン基板表面を所定の深さに食刻する。
次に第２図ｂに示すように上記開口部内に多結
晶シリコン層４を被着し、さらに、この多結晶シ
リコン層４に不純物導入のための窓を上記窒化シ
リコン膜３および上記酸化シリコン膜３の開口寸
法より小さく開口して、この窓を通して不純物導
入層５を形成する。そして、第２図Ｃに示すよう
に、多結晶シリコン層及び基板シリコンを同時に
熱工程で酸化処理すればこの工程で形成される選
択酸化膜はもちろん、その直下の拡散層５の横方
向の広がりも抑制することが可能である。
晶シリコン層４を被着し、さらに、この多結晶シ
リコン層４に不純物導入のための窓を上記窒化シ
リコン膜３および上記酸化シリコン膜３の開口寸
法より小さく開口して、この窓を通して不純物導
入層５を形成する。そして、第２図Ｃに示すよう
に、多結晶シリコン層及び基板シリコンを同時に
熱工程で酸化処理すればこの工程で形成される選
択酸化膜はもちろん、その直下の拡散層５の横方
向の広がりも抑制することが可能である。
以下に実施例について詳細に説明する。
第３図に実施例の工程を示す。
まずシリコン基板１上に熱酸化法で厚さ約600
Åの酸化シリコン膜２を形成し、次にCVD法で
厚さ約1200Åの窒化シリコン膜３を形成した後、
窒化シリコン膜３及び酸化シリコン膜２を選択的
に食刻して開口部を形成し、さらに窒化シリコン
膜３及び酸化シリコン膜２をマスクにしてシリコ
ン基板１を約1000Å選択的に食刻し、さらにウエ
ハ全面にCVD法で厚さ500Åの多結晶シリコン層
４を形成する。（第３図ａ）次に食刻露出された
シリコン基板１上以外の多結晶シリコン層４を選
択的に除去すると同時に選択酸化する開口部内の
多結晶シリコン層に不純物導入のための窓を窒化
膜開口寸法より小さく開口し、この窓を通して不
純物導入層５を形成する。（第３図ｂ）最後に多
結晶シリコン層４及び基板シリコン１を同時に酸
化処理した後、窒化シリコン膜３を除去する。
（第３図ｃ）。
Åの酸化シリコン膜２を形成し、次にCVD法で
厚さ約1200Åの窒化シリコン膜３を形成した後、
窒化シリコン膜３及び酸化シリコン膜２を選択的
に食刻して開口部を形成し、さらに窒化シリコン
膜３及び酸化シリコン膜２をマスクにしてシリコ
ン基板１を約1000Å選択的に食刻し、さらにウエ
ハ全面にCVD法で厚さ500Åの多結晶シリコン層
４を形成する。（第３図ａ）次に食刻露出された
シリコン基板１上以外の多結晶シリコン層４を選
択的に除去すると同時に選択酸化する開口部内の
多結晶シリコン層に不純物導入のための窓を窒化
膜開口寸法より小さく開口し、この窓を通して不
純物導入層５を形成する。（第３図ｂ）最後に多
結晶シリコン層４及び基板シリコン１を同時に酸
化処理した後、窒化シリコン膜３を除去する。
（第３図ｃ）。
本方法によれば多結晶シリコン層４により酸化
シリコン膜２と基板シリコン１との界面を通して
基板シリコン１への酸素供給が極めて少なく、ま
た多結晶シリコン層４が基板シリコン１よりも酸
化速度が速いことにより、短時間の熱工程で選択
酸化膜が形成されるから酸化膜の横方向への広が
りが著しく抑制される。さらに拡散層５があらか
じめ選択酸化膜形成用の多結晶シリコン層４に設
けられた小さい窓の直下に形成されていることに
より同拡散層５が横方法に広がつても選択酸化膜
より外側まで広がることはない。
シリコン膜２と基板シリコン１との界面を通して
基板シリコン１への酸素供給が極めて少なく、ま
た多結晶シリコン層４が基板シリコン１よりも酸
化速度が速いことにより、短時間の熱工程で選択
酸化膜が形成されるから酸化膜の横方向への広が
りが著しく抑制される。さらに拡散層５があらか
じめ選択酸化膜形成用の多結晶シリコン層４に設
けられた小さい窓の直下に形成されていることに
より同拡散層５が横方法に広がつても選択酸化膜
より外側まで広がることはない。
従来方法によれば選択酸化膜の横方向の広がり
は片側で0.8〜1.2μｍ程度あるが本方法によれば
0.5μｍ以下に抑えることが可能である。
は片側で0.8〜1.2μｍ程度あるが本方法によれば
0.5μｍ以下に抑えることが可能である。
第１図ａ，ｂ，ｃは従来の選択酸化膜形成方法
を示す工程図、第２図ａ，ｂ，ｃは本発明の概略
を示す工程図、第３図ａ，ｂ，ｃは本発明の実施
例を示す工程図である。 １……基板シリコン、２……シリコン酸化膜、
３……シリコン窒化膜、４……多結晶シリコン
層、５……不純物導入層。
を示す工程図、第２図ａ，ｂ，ｃは本発明の概略
を示す工程図、第３図ａ，ｂ，ｃは本発明の実施
例を示す工程図である。 １……基板シリコン、２……シリコン酸化膜、
３……シリコン窒化膜、４……多結晶シリコン
層、５……不純物導入層。
Claims (1)
- １ シリコン窒化膜およびシリコン酸化膜から成
る２層マスク層に選択形成された開口部を通して
シリコン基板表面を食刻する工程と、前記シリコ
ン窒化膜およびシリコン酸化膜の開口部に前記開
口部よりも小さな開口部をもつ多結晶シリコン層
を設ける工程と、前記多結晶シリコン層小開口部
を通して前記シリコン基板に不純物導入層を形成
する工程と、前記多結晶シリコン層とシリコン基
板とを同時に酸化する工程とから成ることを特徴
とする選択酸化膜の形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150337A JPS5850754A (ja) | 1981-09-21 | 1981-09-21 | 選択酸化膜の形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150337A JPS5850754A (ja) | 1981-09-21 | 1981-09-21 | 選択酸化膜の形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5850754A JPS5850754A (ja) | 1983-03-25 |
| JPS6141136B2 true JPS6141136B2 (ja) | 1986-09-12 |
Family
ID=15494794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56150337A Granted JPS5850754A (ja) | 1981-09-21 | 1981-09-21 | 選択酸化膜の形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5850754A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0361218A (ja) * | 1989-07-27 | 1991-03-18 | Canon Inc | シート搬送装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH078311B2 (ja) * | 1987-03-17 | 1995-02-01 | 株式会社テック | トリマ−付き電気かみそり |
| US6306726B1 (en) * | 1999-08-30 | 2001-10-23 | Micron Technology, Inc. | Method of forming field oxide |
-
1981
- 1981-09-21 JP JP56150337A patent/JPS5850754A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0361218A (ja) * | 1989-07-27 | 1991-03-18 | Canon Inc | シート搬送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5850754A (ja) | 1983-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5399520A (en) | Method for the formation of field oxide film in semiconductor device | |
| US5118641A (en) | Methods for reducing encroachment of the field oxide into the active area on a silicon integrated circuit | |
| JPH02304927A (ja) | 半導体装置の製造方法 | |
| JPS6141136B2 (ja) | ||
| JPS6174350A (ja) | 半導体装置の製造方法 | |
| JP2679143B2 (ja) | 半導体装置の製造方法 | |
| JPH06326091A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPS6359538B2 (ja) | ||
| JPH0258778B2 (ja) | ||
| JPH0338733B2 (ja) | ||
| JPH0744214B2 (ja) | 半導体装置の製造方法 | |
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| JPH06224187A (ja) | Ｌｏｃｏｓ酸化膜の形成方法 | |
| JPS60128635A (ja) | 素子分離領域の形成方法 | |
| JPH0434298B2 (ja) | ||
| JPS6136380B2 (ja) | ||
| KR100216262B1 (ko) | 반도체장치의 소자분리방법 | |
| JPS5994437A (ja) | 半導体装置 | |
| JPS62165949A (ja) | 半導体装置の製造方法 | |
| JPS61176114A (ja) | 半導体装置の製造方法 | |
| JPS6353946A (ja) | 半導体装置の製造方法 | |
| JPS6154257B2 (ja) | ||
| JPH07153753A (ja) | 半導体装置の製造方法 | |
| JPS5857737A (ja) | 半導体装置の製造方法 | |
| JPS6325955A (ja) | 半導体装置の製造方法 |