JPS5857737A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5857737A JPS5857737A JP56156502A JP15650281A JPS5857737A JP S5857737 A JPS5857737 A JP S5857737A JP 56156502 A JP56156502 A JP 56156502A JP 15650281 A JP15650281 A JP 15650281A JP S5857737 A JPS5857737 A JP S5857737A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- mask
- substance
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
- H10W10/0145—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法とくに半導体装置にお
ける分離用絶縁膜の製造方法に関するもので、特に横方
向の絶縁膜の入り込みがなく、正確な寸法精度で分離用
絶縁膜が形成でき、かつ結晶欠陥の発生をおさえた絶縁
膜分離構造を有する半導体装置の製造方法を提供するも
のである。
ける分離用絶縁膜の製造方法に関するもので、特に横方
向の絶縁膜の入り込みがなく、正確な寸法精度で分離用
絶縁膜が形成でき、かつ結晶欠陥の発生をおさえた絶縁
膜分離構造を有する半導体装置の製造方法を提供するも
のである。
従来の半導体装置の分離用酸化膜の形成方法として、シ
リコン窒化膜を酸化マスクとした選択酸化法が広く用い
られている。第1図f、)〜(d)は、選択酸化前まで
の各工程を説明する断面図である。
リコン窒化膜を酸化マスクとした選択酸化法が広く用い
られている。第1図f、)〜(d)は、選択酸化前まで
の各工程を説明する断面図である。
(a)は、シリコン基板1の表面に酸化膜2及び窒化膜
3を形成した後、レジスト4をマスクとして、半導体素
子形成用の島領域とすべき部分の表面酸化膜及び窒化膜
を残し、分離領域部分6に窓開げを行なったものである
。(blは、窓開けした分離領域のシリコン基板を、レ
ジスト4をマスクとして異方性ドライエツチングにより
、目標酸化膜厚の約半分はどエツチングして四部6を形
成した状態である。、(C)は、レジスト4を除去した
後第2の酸化膜7及び窒化膜8を形成したもので、fd
)は異方性ドライエツチングにより、島領域及び分離領
域表面上の第2の窒化膜8を除去し、さら匠凹部6底面
の窒化膜3を除去し、島領域の表面及び側面にのみ窒化
膜3を残した状態である。
3を形成した後、レジスト4をマスクとして、半導体素
子形成用の島領域とすべき部分の表面酸化膜及び窒化膜
を残し、分離領域部分6に窓開げを行なったものである
。(blは、窓開けした分離領域のシリコン基板を、レ
ジスト4をマスクとして異方性ドライエツチングにより
、目標酸化膜厚の約半分はどエツチングして四部6を形
成した状態である。、(C)は、レジスト4を除去した
後第2の酸化膜7及び窒化膜8を形成したもので、fd
)は異方性ドライエツチングにより、島領域及び分離領
域表面上の第2の窒化膜8を除去し、さら匠凹部6底面
の窒化膜3を除去し、島領域の表面及び側面にのみ窒化
膜3を残した状態である。
第2図は、第1図(dlの構造より島領域表面及び側面
の窒化膜3をマスクとして、選択酸化を行なって分離酸
化膜9を形成し、然る後、表面シリコン窒化膜を除去し
たものである。
の窒化膜3をマスクとして、選択酸化を行なって分離酸
化膜9を形成し、然る後、表面シリコン窒化膜を除去し
たものである。
前記方法により形成された分離酸化膜9は、従来問題と
なっていた横方向の酸化(バード・ビーフ)による分離
領域の広がりを非常に少なくしたという長所を有するが
、シリコン窒化膜のストレスによって選択酸化時に多数
の結晶欠陥が誘発されるという問題があり、以後島領域
に形成される半導体素子の電気的特性に悪影響を与える
ことが知られている。このような結晶欠陥は、下地酸化
膜/窒化膜の膜厚比を適当な値にし、プロセス熱処理条
件を工夫することによる低減させることができるが、選
択酸化前のシリコン開口部6の構造が、第1図(d)の
ように垂直な角度をもつ形状であると、選択酸化時にお
けるシリコン開口部の体積膨張により、シリコン基板に
余分なストレスが加わるため、どうしても結晶欠陥の発
生を皆無にすることはできない。
なっていた横方向の酸化(バード・ビーフ)による分離
領域の広がりを非常に少なくしたという長所を有するが
、シリコン窒化膜のストレスによって選択酸化時に多数
の結晶欠陥が誘発されるという問題があり、以後島領域
に形成される半導体素子の電気的特性に悪影響を与える
ことが知られている。このような結晶欠陥は、下地酸化
膜/窒化膜の膜厚比を適当な値にし、プロセス熱処理条
件を工夫することによる低減させることができるが、選
択酸化前のシリコン開口部6の構造が、第1図(d)の
ように垂直な角度をもつ形状であると、選択酸化時にお
けるシリコン開口部の体積膨張により、シリコン基板に
余分なストレスが加わるため、どうしても結晶欠陥の発
生を皆無にすることはできない。
本発明は、上記した結晶欠陥の発生を防止し、なおかつ
正確な寸法精度を有する絶縁膜分離の方法を提供するも
のである。
正確な寸法精度を有する絶縁膜分離の方法を提供するも
のである。
本発明の基本的構成は、選択酸化前の半導体基板開口部
の構造を一部テーパをもった形状にして、選択酸化時に
おける半導体結晶へ加わるストレスを緩和させ、結晶欠
陥の発生を防止することから成る。以下、実施例にそっ
て説明する。
の構造を一部テーパをもった形状にして、選択酸化時に
おける半導体結晶へ加わるストレスを緩和させ、結晶欠
陥の発生を防止することから成る。以下、実施例にそっ
て説明する。
第3図は、本発明の一実施例fおンて選択酸化Ailの
シリコン基板に開口部6を形成した断面構造を示す断面
図である。第3図においては、シリコンエッチ開口部の
断面構造が、第1図(d)のようtC垂直な形状と異な
り、シリコンエツチングの上方部は垂直に、下方部はテ
ーパをもった構造になっている。11は半導体シリコン
基板、12は下地の酸化膜(5iOz膜)、13は選択
酸化用の窒化膜(5isNi膜)である。島領域の側面
に窒化膜を形成する方法は従来と同様である。シリコン
が酸化される際、体積膨張によりシリコン基板に余分な
ストレスが加わるが、従来の断面構造では横方向の体積
膨張が、側面の窒化膜により抑えられるために、シリコ
ン基板に大きなストレスが加わるのに対して、第3図の
構造では、下方部のシリコン開口部の面積に比べ、上方
部が広がっているため、横方向の酸化の広がりに余裕が
あり、酸化時におけるシリコン基板に加わるストレスが
緩和できる。
シリコン基板に開口部6を形成した断面構造を示す断面
図である。第3図においては、シリコンエッチ開口部の
断面構造が、第1図(d)のようtC垂直な形状と異な
り、シリコンエツチングの上方部は垂直に、下方部はテ
ーパをもった構造になっている。11は半導体シリコン
基板、12は下地の酸化膜(5iOz膜)、13は選択
酸化用の窒化膜(5isNi膜)である。島領域の側面
に窒化膜を形成する方法は従来と同様である。シリコン
が酸化される際、体積膨張によりシリコン基板に余分な
ストレスが加わるが、従来の断面構造では横方向の体積
膨張が、側面の窒化膜により抑えられるために、シリコ
ン基板に大きなストレスが加わるのに対して、第3図の
構造では、下方部のシリコン開口部の面積に比べ、上方
部が広がっているため、横方向の酸化の広がりに余裕が
あり、酸化時におけるシリコン基板に加わるストレスが
緩和できる。
すなわち、第3図において、酸化はシリコン開口部Sよ
り始まるが、垂直部の開口面積人の方が広いため、酸化
による横方向の体積膨張があってもシリコン基板にスト
レスが加わることがない。
り始まるが、垂直部の開口面積人の方が広いため、酸化
による横方向の体積膨張があってもシリコン基板にスト
レスが加わることがない。
従って第3図の構造にすることにより、分離酸化膜形成
時の結晶欠陥の発生を抑制することができる。
時の結晶欠陥の発生を抑制することができる。
また、酸化は窒化膜13で被われていない下方部から開
始されることから、側面窒化膜13は、耐酸化マスク性
としては下方部はど薄くてよい。
始されることから、側面窒化膜13は、耐酸化マスク性
としては下方部はど薄くてよい。
第3図の構造にすれば、窒化膜の異方性ドライエツチン
グにより側面に9化膜を残す工程において、側面窒化膜
の膜厚は必然的にテーパのついた下方部の方が、垂直な
上方部よりも薄くなり、側面の窒化膜によるシリコン基
板へのストレスが従来よ61.− りも低減されるという有利さも合わせて有する。
グにより側面に9化膜を残す工程において、側面窒化膜
の膜厚は必然的にテーパのついた下方部の方が、垂直な
上方部よりも薄くなり、側面の窒化膜によるシリコン基
板へのストレスが従来よ61.− りも低減されるという有利さも合わせて有する。
次K、シリコン基板11のエツチングにおいて、第3図
のような途中で角度が異なる構造を形成する方法を以下
に説明する。
のような途中で角度が異なる構造を形成する方法を以下
に説明する。
第4図は、一般に物質■を物質1をマスクにして異方性
ドライエツチングしたときの、エツチング形状を説明す
る図である。物質■の表面上(POB)K、物質1がム
OPのパターン形状で形成されている。ここで、物質■
の表面での物質lのテーバ角度(くムop)をθとする
。物質lをマスクとして物質■を異方性ドライエツチン
グによりエツチングしたとき、時間δtの間に物質!、
物質■がそれぞれδX、δyだけ垂直方向にエツチング
されるとすると、δを後の物質I、物質■の形状はそ′
れぞれ、ム’O’P 、 P O’Q B’になる、さ
らに時間δを後には物質1はム′0“P、物質■はPO
“Q′B′′の形状にエツチングされる。エツチングマ
スクの物質lがテーパをもっているため、物質■のエツ
チング形状もテーパを持ち、その角度θ′(〈0”Q’
R)は、物質1のテーパ角度θを用いて、次式(1)よ
り求まる。
ドライエツチングしたときの、エツチング形状を説明す
る図である。物質■の表面上(POB)K、物質1がム
OPのパターン形状で形成されている。ここで、物質■
の表面での物質lのテーバ角度(くムop)をθとする
。物質lをマスクとして物質■を異方性ドライエツチン
グによりエツチングしたとき、時間δtの間に物質!、
物質■がそれぞれδX、δyだけ垂直方向にエツチング
されるとすると、δを後の物質I、物質■の形状はそ′
れぞれ、ム’O’P 、 P O’Q B’になる、さ
らに時間δを後には物質1はム′0“P、物質■はPO
“Q′B′′の形状にエツチングされる。エツチングマ
スクの物質lがテーパをもっているため、物質■のエツ
チング形状もテーパを持ち、その角度θ′(〈0”Q’
R)は、物質1のテーパ角度θを用いて、次式(1)よ
り求まる。
、’、tanθ′=丑tanθ
=δtanθ ・・・・・・・・・(1)ここで、Dは
マスク物質Iがエツチング時間δtの間に横方向の後退
する距離(D=OO’=O’O“)である。(1)式に
おいてδ””/axは物質■の物質1に対するエツチン
グの選択比を表わしている。
マスク物質Iがエツチング時間δtの間に横方向の後退
する距離(D=OO’=O’O“)である。(1)式に
おいてδ””/axは物質■の物質1に対するエツチン
グの選択比を表わしている。
例えば、選択比が1より大きいとき、すなわち、物質■
のエツチング速度が、物質1のエツチング速度より太き
いときは、物質■のエツチング形状のテーパ角力エツチ
ングマスクの物質!のテーノく角よりも大きくなる。通
常の異方性ドライエツチングは、選択比を大きくとれる
条件で行なわれる。
のエツチング速度が、物質1のエツチング速度より太き
いときは、物質■のエツチング形状のテーパ角力エツチ
ングマスクの物質!のテーノく角よりも大きくなる。通
常の異方性ドライエツチングは、選択比を大きくとれる
条件で行なわれる。
しかしながら、式(1)かられかるように、抜工・ノチ
ング物質のエツチング形状は、選択比のとりがたにより
任意に変えることができる。
ング物質のエツチング形状は、選択比のとりがたにより
任意に変えることができる。
上記の異方性ドライエツチングにおけるエツチング形状
の特徴を用い、第3図に示した選択酸化前のシリコン開
口部の構造を形成する方法を第6゛図体)〜(e)に示
す。
の特徴を用い、第3図に示した選択酸化前のシリコン開
口部の構造を形成する方法を第6゛図体)〜(e)に示
す。
第6図(a)は、シリコン基板11上に下地酸化膜12
(aoo〜1000ム0)、窒化膜13(1,000
〜2000ム)をそれぞれ形成し、さらにシリコン基板
エツチングの第2マスクの物質14および第1マスクの
物質16を堆積した後、し/スト16を分離領域形成箇
所だけ窓開けしたものである。
(aoo〜1000ム0)、窒化膜13(1,000
〜2000ム)をそれぞれ形成し、さらにシリコン基板
エツチングの第2マスクの物質14および第1マスクの
物質16を堆積した後、し/スト16を分離領域形成箇
所だけ窓開けしたものである。
(b)は、レジスト16をマスクとして、下地酸化膜1
2、窒化膜13、第2マスク物質14.第1マスク物質
16を異方性ドライエツチングによりエツチングした後
、レジストを除去したものである。
2、窒化膜13、第2マスク物質14.第1マスク物質
16を異方性ドライエツチングによりエツチングした後
、レジストを除去したものである。
(clは、第1マスク物質16をマスクとしてシリコン
基板11を異方性ドライエツチングによりエツチングし
たものである。物質15とシリコンとのエツチング選択
比を1よりも小さくとっておくと。
基板11を異方性ドライエツチングによりエツチングし
たものである。物質15とシリコンとのエツチング選択
比を1よりも小さくとっておくと。
シリコンエツチングのテーパ角は第1マスク物質15よ
りも大きくなり、垂直性が良い。(diは、第1マスク
物質16が完全に、エツチングされてなくなり、ひきつ
づき、第2マスク物質14をマスクとしてシリコンをエ
ツチングしたものである。物質14とシリコンの選択比
を1よりも大きくとっておくと、シリコンエツチングの
テーノ(角は第2マスク物質よりも小さくなり、垂直性
が悪くなる。
りも大きくなり、垂直性が良い。(diは、第1マスク
物質16が完全に、エツチングされてなくなり、ひきつ
づき、第2マスク物質14をマスクとしてシリコンをエ
ツチングしたものである。物質14とシリコンの選択比
を1よりも大きくとっておくと、シリコンエツチングの
テーノ(角は第2マスク物質よりも小さくなり、垂直性
が悪くなる。
その結果、第1.第2の物質15.14を2層マスクと
して、異方性ドライエツチングを連続して行txうと、
シリコン基板は、(d)のように自動的に途中でテーパ
角が異なった形状にエツチングされる。シリコンエツチ
ングの垂直な上方部16とテーパのついた下方部17の
深さ方向の長さは、第1、第2のマスク物質15.14
の膜厚を適当にとることによって任意に決めることがで
きろ。
して、異方性ドライエツチングを連続して行txうと、
シリコン基板は、(d)のように自動的に途中でテーパ
角が異なった形状にエツチングされる。シリコンエツチ
ングの垂直な上方部16とテーパのついた下方部17の
深さ方向の長さは、第1、第2のマスク物質15.14
の膜厚を適当にとることによって任意に決めることがで
きろ。
エツチングガスとして、例えば四塩化炭素を用 ・い
た場合、適当な条件において、シリコンとCVD酸化膜
とアルミ膜のエツチング速度の比を、約10:1:30
程度にとれるので、上記第1マスク物質16および第2
マスク物質14をそれぞれCVD酸化膜、アルミ膜にす
れば、第6図(d)のようなシリコンエツチング形状を
形成することがでキル。図(e)は、シリコン基板11
の開口部に酸化膜18を300〜1ooOムはど形成し
、さらにCVD法により耐酸化性膜としての窒化膜を1
000〜2000ムはど被着させた後、異方性ドライエ
ツチングにより前記窒化膜をエツチングして、側面にの
み窒化膜1′9を残したものである。
た場合、適当な条件において、シリコンとCVD酸化膜
とアルミ膜のエツチング速度の比を、約10:1:30
程度にとれるので、上記第1マスク物質16および第2
マスク物質14をそれぞれCVD酸化膜、アルミ膜にす
れば、第6図(d)のようなシリコンエツチング形状を
形成することがでキル。図(e)は、シリコン基板11
の開口部に酸化膜18を300〜1ooOムはど形成し
、さらにCVD法により耐酸化性膜としての窒化膜を1
000〜2000ムはど被着させた後、異方性ドライエ
ツチングにより前記窒化膜をエツチングして、側面にの
み窒化膜1′9を残したものである。
以後、島領域の表面及び側面の窒化膜をマスクとして酸
択酸化を行ない、分離用酸化膜を形成する。
択酸化を行ない、分離用酸化膜を形成する。
以上説明したように、本発明の選択酸化前の半導体開口
部の構造を一部テーバ部をもった形状にすることにより
、結晶欠陥の発生を抑え、なおかつ寸法精度の正確な絶
縁膜分離構造を有する半導体装置を提供することができ
る。
部の構造を一部テーバ部をもった形状にすることにより
、結晶欠陥の発生を抑え、なおかつ寸法精度の正確な絶
縁膜分離構造を有する半導体装置を提供することができ
る。
第1図(a)〜(d)は、従来の分離酸化膜の製造方法
を示す工程断面図、第2図は第1図(dlの構造より選
択酸化を行ない分離酸化膜を形成した構造の断面図、第
3図は本発明の選択酸化前の構造を説明する断面図、第
4図は異方性ドライエツチングのエツチング形状を説明
する断面図、第6図(a)〜(e)は、本発明の一実施
例にかかる分離酸化膜を形成する製造方法を示す工程断
面図である。 11・・・・・・シリコン半導体基板、13,19・・
・・・・シリコン窒化膜、14・・・・・・第1の物質
、16・・・・・・第2の物質。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名(b
) 12 図 第4図
を示す工程断面図、第2図は第1図(dlの構造より選
択酸化を行ない分離酸化膜を形成した構造の断面図、第
3図は本発明の選択酸化前の構造を説明する断面図、第
4図は異方性ドライエツチングのエツチング形状を説明
する断面図、第6図(a)〜(e)は、本発明の一実施
例にかかる分離酸化膜を形成する製造方法を示す工程断
面図である。 11・・・・・・シリコン半導体基板、13,19・・
・・・・シリコン窒化膜、14・・・・・・第1の物質
、16・・・・・・第2の物質。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名(b
) 12 図 第4図
Claims (1)
- 半導体基板よりエツチング速度の遅い第1の物質と、前
記半導体基板よりエツチング速度の速い第2の物質を2
層マスクとして、前記半導体基板の分離領域を異方性ド
ライエツチングにより所定の深さまでエツチングする工
程と、前記基板の島領域とすべき部分 の表面および前
記基板のエツチング部のイ則面に耐酸化性膜を形成する
工程と、前記耐酸化性膜をマスクとして前記半導体基板
を選択酸化する工程とを備えたことを特徴とする半導体
装置の製造方法、
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56156502A JPS5857737A (ja) | 1981-09-30 | 1981-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56156502A JPS5857737A (ja) | 1981-09-30 | 1981-09-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5857737A true JPS5857737A (ja) | 1983-04-06 |
Family
ID=15629158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56156502A Pending JPS5857737A (ja) | 1981-09-30 | 1981-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5857737A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6266647A (ja) * | 1985-09-19 | 1987-03-26 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 酸化物分離領域の形成方法 |
-
1981
- 1981-09-30 JP JP56156502A patent/JPS5857737A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6266647A (ja) * | 1985-09-19 | 1987-03-26 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 酸化物分離領域の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| JPH02304927A (ja) | 半導体装置の製造方法 | |
| JPS5857737A (ja) | 半導体装置の製造方法 | |
| JPS6214439A (ja) | 半導体装置の製造方法 | |
| JP2757919B2 (ja) | 半導体装置の製造方法 | |
| JP2944185B2 (ja) | コンタクトエッチング方法 | |
| JPH06326091A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPH0336302B2 (ja) | ||
| JPS59141222A (ja) | 半導体装置の製造方法 | |
| JPH0268929A (ja) | 半導体装置の製造方法 | |
| JPS6159675B2 (ja) | ||
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| JPH0338733B2 (ja) | ||
| JPS63155747A (ja) | 半導体装置の製造方法 | |
| JPS5850754A (ja) | 選択酸化膜の形成法 | |
| JPH01244636A (ja) | 半導体装置の製造方法 | |
| JPS583244A (ja) | 半導体装置の製造方法 | |
| JPS63240042A (ja) | 半導体装置の製造方法 | |
| JPS5953709B2 (ja) | 半導体装置の製造方法 | |
| JPH02208944A (ja) | 半導体装置の製造方法 | |
| JPH01206645A (ja) | 半導体装置の製造方法 | |
| JPS5999719A (ja) | コンタクトホ−ルの形成方法 | |
| JPS61174649A (ja) | 半導体装置 | |
| JPH05343347A (ja) | 半導体装置の製造方法 | |
| JPH06283597A (ja) | 半導体装置の製造方法 |