JPS614221A - 半導体基板の接合方法 - Google Patents

半導体基板の接合方法

Info

Publication number
JPS614221A
JPS614221A JP59124683A JP12468384A JPS614221A JP S614221 A JPS614221 A JP S614221A JP 59124683 A JP59124683 A JP 59124683A JP 12468384 A JP12468384 A JP 12468384A JP S614221 A JPS614221 A JP S614221A
Authority
JP
Japan
Prior art keywords
bonding
oxide films
substrates
faces
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59124683A
Other languages
English (en)
Other versions
JP2621851B2 (ja
Inventor
Masaru Shinpo
新保 優
Kiyoshi Fukuda
潔 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59124683A priority Critical patent/JP2621851B2/ja
Publication of JPS614221A publication Critical patent/JPS614221A/ja
Application granted granted Critical
Publication of JP2621851B2 publication Critical patent/JP2621851B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、二枚の半導体基板を接着剤等を用いることな
く強固に接合して一体化する半導体基板の接合方法に関
する。
〔発明の技術的背景とその問題点〕
半導体基板上に導電型や不純物濃度の異なる層を形成す
るためには、従来より、拡散、イオン注入、エピタキシ
ャル成長等が用いられている。半導体基板同士を接着剤
を用いることなく直接接合することができれば、厚い拡
散層や成長層を得るための高温、長時間の拡散工程、エ
ピタキシャル成長を省くことができて非常に便利である
従来、li面研磨されたシリコンウェー八同士を水やア
ルコールなどで濡れた状態で接触させると、両者が接着
する現象はしばしば観測されるところである。しかしな
がらこれは、水等の液体による表面張力によるものであ
り、乾燥させたウェーハでは観測されない。
これに対して本発明者等は、鏡面研磨されたシリコンウ
ェーへの研磨面を酸化性の条件で親水性化処理した後、
この研磨面同士を実質的に異物の介在しない清浄な雰囲
気下で密着させることにより、強固な接合体が得られる
ことを見出し、これを先に提案している。この場合、2
00℃以上の温度で熱処理すれば、より強固な接合体と
なることが明らかになっている。この方法により、高不
純物濃度基板と低不純物濃度基板を接合して良好な電気
的特性が得られて訃る。この接合の現象を詳細に検討し
た結果、シリコン基板の表面に自然酸化膜が形成されて
いることが強固な接合体を得るための必要な条件である
ことが分っている。この様な自然酸化膜の存在は例えば
、エリプソメトリ−などの方法で確められる。
しかしながら、この直接接合法では、特に不純物濃度の
低い半導体基板同士、を接合した場合、接合のオーミッ
ク特性が余り良くないう問題があることが分った。これ
は、接合面に残される自然酸化膜が本質的には絶縁膜で
あるため、電気的に一種のバリアが形成されるためと思
われる。
〔発明の目的〕
本発明は上記した点に鑑みなされたもので、直接接合法
により良好なオーミック特性を示す接合が得られる半導
体基板の接合方法を提供することを目的とする。
(発明の概要〕 本発明は、二枚の半導体基板の各接合面を好ま一シクは
表面粗さ500Å以下に鏡面研磨した後、例えば弗酸中
に浸漬するなどして表面酸化膜を除去し、水洗、乾燥さ
せて、ゴミ浮遊量が20個/cd以下のクリーンな雰囲
気下で研磨面同士を密着させ、200℃以上、好ましく
は500℃以上の温度で熱処理して接合体を形成する。
〔発明の効果〕
本発明によれば、半導体基板の接合体が得られ、しかも
自然酸化膜除去の工程を入れること7によって接合の良
好なオーミック特性が得られる。充分な厚みの自然酸化
膜を残した状態で半導体基板を接合する場合に比べて、
直後の機械的接合強度は劣るが、200℃以上の熱処理
を行なうことにより厚い自然酸化膜を残した場合と変ら
ない接合強度が得られることが確認されている。
そして本発明は、深い拡散層の形成や厚いエピタキシャ
ル層の形成等の代替技術として利用すれば、工程が簡単
になるだけでなく、不純物濃度の制御や厚みの制御が容
易になり、多くの半導体素子に適用して大きな効果を期
待することができる。
(発明の実施例) 以下、本発明の詳細な説明する。20Ω・αのn型(1
00)シリコン基板を二枚用意し、そ・れぞれの接合す
べき面を表面粗さ500Å以下に鏡面研磨した。次いで
濃弗酸に1分浸漬した後、2分間流水で洗浄した。この
後基板を乾燥させ、クリーンルーム中で実質的に異物の
介在しない条件で両者の研磨面同士を密着させた。これ
をオーブンに入れ、200℃、1時間の熱処理を行なっ
た。
こうして得られた接合体基板は、充分強固な接合強度を
示した。熱処理温度と接合強度の関係を測定した結果、
500℃以上で熱処理した試料ではシリコン自体の強度
と誤差の範囲内で一致した。
1000℃で2時間の熱処理を行なった試料について、
金−1%アンチモンの電極を形成して電圧−電流特性を
カーブ1〜レーサで測定したところ、広い電圧範囲で直
線となり、良好なオーミック特性を示すことが確認され
た。 参考例として、同様のシリコン基板を鏡面研磨し
た後、過酸化水素−硫酸の混合液で3時間煮沸して酸化
膜を形成し、この後水洗、乾燥を行ない実施例と同様に
して接合体を形成した。この方法では接合強度は充分で
あったが、電圧−電流特性は直線とな゛らず、接合特性
が非オーミツクとなった。

Claims (1)

    【特許請求の範囲】
  1. 二枚の半導体基板の各接合面をそれぞれ鏡面研磨し、各
    研磨面の酸化膜を除去した後、水洗、乾燥して、これら
    の接合面を実質的に異物の介在しない条件下で直接密着
    させて200℃以上の温度で熱処理することを特徴とす
    る半導体基板の接合方法。
JP59124683A 1984-06-18 1984-06-18 半導体基板の接合方法 Expired - Lifetime JP2621851B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59124683A JP2621851B2 (ja) 1984-06-18 1984-06-18 半導体基板の接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59124683A JP2621851B2 (ja) 1984-06-18 1984-06-18 半導体基板の接合方法

Publications (2)

Publication Number Publication Date
JPS614221A true JPS614221A (ja) 1986-01-10
JP2621851B2 JP2621851B2 (ja) 1997-06-18

Family

ID=14891486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59124683A Expired - Lifetime JP2621851B2 (ja) 1984-06-18 1984-06-18 半導体基板の接合方法

Country Status (1)

Country Link
JP (1) JP2621851B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229820A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 半導体装置の製造方法
CN111785614A (zh) * 2020-06-18 2020-10-16 上海空间电源研究所 一种降低电压损耗的键合结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5613773A (en) * 1979-07-03 1981-02-10 Licentia Gmbh Fet and method of manufacturing same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5613773A (en) * 1979-07-03 1981-02-10 Licentia Gmbh Fet and method of manufacturing same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229820A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 半導体装置の製造方法
CN111785614A (zh) * 2020-06-18 2020-10-16 上海空间电源研究所 一种降低电压损耗的键合结构及其制备方法
CN111785614B (zh) * 2020-06-18 2022-04-12 上海空间电源研究所 一种降低电压损耗的键合结构及其制备方法

Also Published As

Publication number Publication date
JP2621851B2 (ja) 1997-06-18

Similar Documents

Publication Publication Date Title
EP0190508B1 (en) Method of manufacturing compound semiconductor apparatus
JPH05251292A (ja) 半導体装置の製造方法
JPS61292934A (ja) 半導体素子の製造方法
JP3033655B2 (ja) 半導体装置及び半導体装置の製造方法
JP2002184960A (ja) Soiウェーハの製造方法及びsoiウェーハ
JPH0246722A (ja) 半導体装置の製造方法
JPS60121715A (ja) 半導体ウエハの接合方法
JPS614221A (ja) 半導体基板の接合方法
JPS61182215A (ja) 半導体基板の製造方法
CN1033907A (zh) 半导体直接键合的工艺方法
JPS61182216A (ja) 半導体基板の接合方法
JPH03181115A (ja) 半導体基板の製造方法
JPS6271214A (ja) 半導体基板の接合方法
JPS60236210A (ja) 半導体ウエハの接合方法
JP2930194B2 (ja) Soiウェーハ及びその製造方法
JPS60236243A (ja) 半導体基板の製造方法
JPH01289109A (ja) 半導体装置の製造方法
JP3048089B2 (ja) シリコン単結晶ウェーハの処理方法
JPH02130911A (ja) 半導体基板の製造方法
JP3795150B2 (ja) 酸化膜接着基板及びその製造方法
JPS61220456A (ja) 半導体基板の製造方法
JPS61182217A (ja) ウエハ接着方法
JP3573243B2 (ja) 張り合わせ単結晶シリコン基板およびその製造方法
JPS60121776A (ja) シリコン結晶体の接合方法
JPS6362219A (ja) 半導体基板の接合方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term